在第24屆年度技術(shù)研討會(huì)上，臺(tái)積電發(fā)布了一個(gè)可以為顯卡帶來革命性變革的技術(shù)堆疊晶圓技術(shù)，這意味Nvidia和AMD GPU不需要增加其物理尺寸或縮小制造工藝即可獲性能提升......

日前臺(tái)積電在圣克拉拉舉辦了第24屆年度技術(shù)研討會(huì)，它剛剛發(fā)布了一個(gè)可以為顯卡帶來革命性變革的技術(shù)Wafer-on-Wafer (WoW，堆疊晶圓)技術(shù)。 顧名思義，WoW的工作方式是垂直堆疊層，而不是將它們水平放置在電路板上，就像3D NAND閃存在現(xiàn)代固態(tài)驅(qū)動(dòng)器中堆疊的方式一樣。這意味Nvidia和AMD GPU不需要增加其物理尺寸或縮小制造工藝即可獲性能提升。

借由這樣的技術(shù)，未來繪圖芯片業(yè)者包括英偉達(dá) （Nvidia） 及AMD （AMD） 都將會(huì)受惠。另外，臺(tái)積電還同時(shí)宣布與益華電腦 （Cadence） 合作，借由益華電腦的 EDA 軟件與矽智財(cái)權(quán)，以未來生產(chǎn) 5 納米或 7 納米制程的移動(dòng)芯片。臺(tái)積電雖然提出了 WoW 技術(shù)，但是制程的成熟度卻在量產(chǎn)的過程中扮演著重要的角色。在目前 WoW 技術(shù)的良率還很低的情況下，在臺(tái)積電未來前進(jìn)到更先進(jìn)制程技術(shù)之前，預(yù)計(jì)將在其成熟的 16 納米或 10 納米制程技術(shù)上進(jìn)行初步推廣。

另外由于晶圓上的平面空間有限，透過 WoW 技術(shù)可以透過硅通孔 （TSV） 互連，將多層邏輯運(yùn)算單位以立體方式堆疊在一起，架構(gòu)出高速、低延遲互連性能。而這樣的生產(chǎn)方式早就運(yùn)用在 DRAM 及 3D NAND Flash 等存儲(chǔ)器的生產(chǎn)技術(shù)上，但是用在邏輯運(yùn)算單元的量產(chǎn)上，卻還是首次。

WoW現(xiàn)在最大的問題是晶圓產(chǎn)量。當(dāng)它們被粘合在一起時(shí)，如果只有一個(gè)晶圓壞了，那么即使兩個(gè)晶圓都沒有問題，它們也必須被丟棄。這意味著該工藝需要在具有高成品率的生產(chǎn)節(jié)點(diǎn)上使用，例如臺(tái)積電的16納米工藝，以降低成本。不過，該公司的目標(biāo)是在未來的7nm和5nm制造工藝節(jié)點(diǎn)上使用WoW技術(shù)。

隨著先進(jìn)制程技術(shù)的成熟和良率的提高，未來繪圖芯片制造商可以利用 WoW 技術(shù)，將兩個(gè)或以上功能齊全的繪圖芯片堆疊在一起，而不是使用兩個(gè)的繪圖芯片進(jìn)行雙系統(tǒng)的運(yùn)算。如此不但能節(jié)省成本，而且還有體技更小、效能更佳、而且更加節(jié)省耗能的優(yōu)點(diǎn)。