日B视频 亚洲,啪啪啪网站一区二区,91色情精品久久,日日噜狠狠色综合久,超碰人妻少妇97在线,999青青视频,亚洲一区二卡,让本一区二区视频,日韩网站推荐

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

LVPECL與LVDS電平互連:直流與交流耦合設(shè)計指南

1*9光模塊百兆FC口20KM ? 來源:1*9光模塊百兆FC口20KM ? 作者:1*9光模塊百兆FC口 ? 2025-08-04 16:42 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

1.LVPECL與LVDS的互連

1.1 LVPECL與LVDS的直流耦合

LVPECL到LVDS的直流耦合結(jié)構(gòu)需要一個電阻網(wǎng)絡(luò),如圖5中所示,設(shè)計該網(wǎng)絡(luò)時有這樣幾點必須考慮:首先,我們知道當(dāng)負(fù)載是50Ω接到VCC-2V時,LVPECL的輸出性能是最優(yōu)的,因此我們考慮該電阻網(wǎng)絡(luò)應(yīng)該與最優(yōu)負(fù)載等效;然后我們還要考慮該電阻網(wǎng)絡(luò)引入的衰減不應(yīng)太大,LVPECL輸出信號經(jīng)衰減后仍能落在LVDS的有效輸入范圍內(nèi)。注意LVDS的輸入差分阻抗為100Ω,或者每個單端到虛擬地為50Ω(圖1所示),該阻抗不提供直流通路,這里意味著LVDS輸入交流阻抗與直流阻抗不等。LVPECL到LVDS的直流耦合所需的電阻網(wǎng)絡(luò)需滿足下面方程組:

圖1LVPECL到LVDS的直流耦合

wKgZPGiQckSAI7MRAACVXMvSObY777.pngwKgZO2iQckSAW6S_AACRLQ2i3hs512.png

考慮VCC=+3.3V 情況,解上面的方程組得到:R1=182Ω,R2=47.5Ω,R3=47.5Ω,VA=1.13V,

RAC=51.5Ω,RDC=62.4Ω,增益= 0.337。通過該終端網(wǎng)絡(luò)連接LVPECL輸出與LVDS輸入時,實測得VA=2.1V,VB=1.06V。假定LVPECL差分最小輸出電壓為930mV,在LVDS的輸入端可達(dá)到313mV,能夠滿足LVDS輸入靈敏度要求??紤]信號較大時,如果LVPECL的最大輸出為1.9V,LVDS的最大輸入電壓則為640mV,同樣可以滿足LVDS輸入指標(biāo)要求。

LVDS與LVPECL之間采用直流耦合結(jié)構(gòu)時,需要加一個電阻網(wǎng)絡(luò),如圖2所示。該電阻網(wǎng)絡(luò)完成LVDS

輸出電平(1.2V)到LVPECL輸入電平(VCC-1.3V)的轉(zhuǎn)換。由于LVDS的輸出是以地為參考,而LVPECL的輸

入是以VCC為參考,這需要在構(gòu)建電平轉(zhuǎn)換網(wǎng)絡(luò)時注意LVDS的輸出不會對供電電源的變化敏感;另一個

問題是需要在功耗和速度方面折中考慮,如果電阻值(R1、R2、R3)取得較小,由電阻網(wǎng)絡(luò)和LVPECL輸入寄

電容構(gòu)成的時間常數(shù)較小,允許電路在更高的速度下工作。但是,由于這些電阻上流過較大的電流,使得

總功耗增大。這時,LVDS的輸出性能容易受電源波動的影響。還有一個問題就是要考慮阻抗匹配和網(wǎng)絡(luò)衰

減問題,電阻值可以通過下面的方程導(dǎo)出。

圖2LVDS到LVPECL的直流耦合

wKgZPGiQckSAJ1DxAACpiIg5lts420.png

在VCC電壓為+3.3V時,解上面的方程得:R1 =374Ω,R2 =249Ω,R3 =402Ω,VA=1.2V,VB = 2.0V,

RIN=49Ω,增益=0.62。LVDS的最小差分輸出信號擺幅為500mVP-P,在上面結(jié)構(gòu)中加到LVPECL輸入端

的信號擺幅變?yōu)?10mVP-P,該幅度低于LVPECL的輸入標(biāo)準(zhǔn),在實際應(yīng)用中,讀者可根據(jù)器件的實際性能做

出自己的判斷。

wKgZO2iQckSAVggTAAIlicYSeUE057.png

圖3 光模塊與協(xié)議轉(zhuǎn)換IC間LVPECL/LVDS電平的直流耦合

1.2 LVPECL與LVDS的交流耦合

LVPECL到LVDS的交流耦合結(jié)構(gòu)如圖4所示,LVPECL的輸出端到地需加直流偏置電阻R(142Q~200Q),同時信號通道上一定要串接50Ω電阻,以提供一定衰減。LVDS的輸入端到地需加5.0kQ電阻,以提供共模偏置。

圖4.LVPECL與LVDS之間的交流耦合

LVDS到LVPECL的交流耦合結(jié)構(gòu)較為簡單,如圖5所示,如果芯片內(nèi)部加了偏置,則可去掉R1和R2。

wKgZO2iQckSAQQpxAACfPiFFCQc453.png

圖5.LVDS與LVPECL之間的交流耦合

2.PECL與LVDS的互連

PECL到LVDS的交流耦合結(jié)構(gòu)如圖6所示,PECL的輸出端到地需加直流偏置電阻R(270Ω~350Ω),

同時信號通道上一定要串接50Ω電阻,以提供一定衰減。LVDS的輸入端到地需加5.0kΩ電阻,以提供共模

偏置。

wKgZO2iQckSAc7QbAAB03lZf3II107.png

圖6.PECL與LVDS之間的交流耦合

LVDS到PECL 的交流耦合結(jié)構(gòu)較為簡單,如圖7 所示,如果芯片內(nèi)部加了偏置,則可去掉R1和R2。

wKgZO2iQckSAdz-0AAFEFOd8GDY979.png

(b)普通接法

圖7.LVDS與PECL 之間的交流耦合

wKgZO2iQckSAVggTAAIlicYSeUE057.png

參數(shù) Rl=R3 R2=R4 R5=R6 備注
VCC=+3.3V 2.7K Ω 4.7K Ω 140Ω~200Ω 接上電阻 R=100Ω為
低功耗電路
VCC=+5V 2.7K Ω 7.8K Ω 270Ω~350Ω

(a)低功耗匹配電路

wKgZPGiQckSAC-viAAIh58kqqEo881.png

(b)普通匹配電路

圖8.光模塊與協(xié)議轉(zhuǎn)換IC間PECL/LVPECL/LVDS電平的交流耦合

光特通信專注于光模塊研發(fā)生產(chǎn),支持OEM/ODM定制,集研發(fā)、銷售與制造為一體的生產(chǎn)企業(yè)!

參考資料:

Interfacing Between LVPECL, CML, and LVDS Levels---Texas Instruments

審核編輯 黃宇

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 耦合
    +關(guān)注

    關(guān)注

    13

    文章

    611

    瀏覽量

    104096
  • lvds
    +關(guān)注

    關(guān)注

    2

    文章

    1244

    瀏覽量

    70263
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    SN75LVDS32與SN75LVDS9637高速差分線接收器:設(shè)計與應(yīng)用指南

    SN75LVDS32與SN75LVDS9637高速差分線接收器:設(shè)計與應(yīng)用指南 在高速數(shù)據(jù)傳輸領(lǐng)域,低電壓差分信號(LVDS)技術(shù)憑借其低功耗、高速度和抗干擾能力強(qiáng)等優(yōu)點,得到了廣泛應(yīng)
    的頭像 發(fā)表于 01-04 09:50 ?571次閱讀

    DS92LV040A 4通道總線LVDS收發(fā)器的設(shè)計指南

    DS92LV040A 4通道總線LVDS收發(fā)器的設(shè)計指南 在高速、低功耗的硬件設(shè)計領(lǐng)域,總線LVDS(低電壓差分信號)收發(fā)器起著至關(guān)重要的作用。DS92LV040A是德州儀器(TI)推出的一款優(yōu)秀
    的頭像 發(fā)表于 12-31 10:10 ?487次閱讀

    LVPECL、CMOS和LVDS ?核心區(qū)別對比

    快,兼容數(shù)字電路電平。?LVPECL(低壓正發(fā)射極耦合邏輯)???特點?:速度快、驅(qū)動能力強(qiáng)、噪聲低,但功耗較大。??應(yīng)用?:高頻數(shù)據(jù)傳輸(如幾百MHz)。??信
    的頭像 發(fā)表于 12-26 09:45 ?1832次閱讀
    <b class='flag-5'>LVPECL</b>、CMOS和<b class='flag-5'>LVDS</b>  ?核心區(qū)別對比

    深入探究 SN65LVELT23:一款高性能的電平轉(zhuǎn)換器

    低功耗的雙路 LVPECL/LVDS 到 LVTTL 轉(zhuǎn)換設(shè)備。它能夠把差分的 LVPECL 或者 LVDS 信號轉(zhuǎn)換成單端的 LVTTL 信號,這在很多需要
    的頭像 發(fā)表于 12-25 09:40 ?455次閱讀

    深入解析SN65EPT23:3.3V ECL差分LVPECL/LVDS到LVTTL/LVCMOS轉(zhuǎn)換器

    深入解析SN65EPT23:3.3V ECL差分LVPECL/LVDS到LVTTL/LVCMOS轉(zhuǎn)換器 在電子設(shè)計領(lǐng)域,信號電平轉(zhuǎn)換是一個常見且關(guān)鍵的需求。今天我們來詳細(xì)探討德州儀器(TI
    的頭像 發(fā)表于 12-24 17:45 ?1077次閱讀

    低附加抖動LVDS緩沖器LMK1D210x技術(shù)解析與應(yīng)用指南

    。每個緩沖器塊包含一個輸入和多達(dá)4個LVDS輸出。輸入可以是LVDS、LVPECL、HCSL、CML或LVCMOS。LMK1D210x專門設(shè)計用于驅(qū)動50Ω傳輸線路。在單端模式下驅(qū)動輸入時,必須對未使用的負(fù)輸入引腳施加適當(dāng)?shù)钠?/div>
    的頭像 發(fā)表于 09-23 10:56 ?1016次閱讀
    低附加抖動<b class='flag-5'>LVDS</b>緩沖器LMK1D210x技術(shù)解析與應(yīng)用<b class='flag-5'>指南</b>

    LVPECLLVDS 及 PECL 與 LVDS互連技術(shù)解析

    等高速器件,而 LVDS 憑借低功耗、高集成度優(yōu)勢在協(xié)議轉(zhuǎn)換 IC 等中端設(shè)備中普及。兩者的互連設(shè)計直接影響信號完整性與系統(tǒng)可靠性,本文從直流耦合、
    的頭像 發(fā)表于 08-08 10:48 ?1633次閱讀
    <b class='flag-5'>LVPECL</b> 與 <b class='flag-5'>LVDS</b> 及 PECL 與 <b class='flag-5'>LVDS</b> 的<b class='flag-5'>互連</b>技術(shù)解析

    PECL接口終端匹配技術(shù)詳解:直流交流耦合設(shè)計指南

    PECL到PECL 的連接 1.1 直流耦合:50Ω至(VCC-2V)的Thevenin 等效電路 PECL 到 PECL 的連接分直流耦合交流
    的頭像 發(fā)表于 06-20 15:14 ?1110次閱讀
    PECL接口終端匹配技術(shù)詳解:<b class='flag-5'>直流</b>與<b class='flag-5'>交流</b><b class='flag-5'>耦合</b>設(shè)計<b class='flag-5'>指南</b>

    Analog Devices Inc. ADN4620和ADN4621 LVDS 2.5Gb隔離器數(shù)據(jù)手冊

    集成了Analog Devices Inc. iCoupler?技術(shù),經(jīng)過增強(qiáng)實現(xiàn)高速運行。該技術(shù)為LVDS信號鏈提供即用型電流隔離。交流耦合和/或電平轉(zhuǎn)換到
    的頭像 發(fā)表于 06-20 13:51 ?2469次閱讀
    Analog Devices Inc. ADN4620和ADN4621 <b class='flag-5'>LVDS</b> 2.5Gb隔離器數(shù)據(jù)手冊

    ADN4620/ADN4621 7.5 kV RMS/3.75 kV rms雙通道LVDS 2.5 Gbps隔離器技術(shù)手冊

    高速運行進(jìn)行了增強(qiáng),可提供LVDS信號鏈的插入式電氣隔離。與LVDS接收器和LVDS驅(qū)動器之間的交流耦合和/或
    的頭像 發(fā)表于 05-29 14:42 ?2781次閱讀
    ADN4620/ADN4621 7.5 kV RMS/3.75 kV rms雙通道<b class='flag-5'>LVDS</b> 2.5 Gbps隔離器技術(shù)手冊

    MAX9374/MAX9374A差分LVPECLLVDS變換器技術(shù)手冊

    MAX9374和MAX9374A是為電訊應(yīng)用而設(shè)計的2.0GHz差分LVPECLLVDS電平轉(zhuǎn)換器,具有250ps的傳輸延遲。差分輸出信號符合ANSI TIA/EIA-644 LVDS
    的頭像 發(fā)表于 05-19 10:43 ?1052次閱讀
    MAX9374/MAX9374A差分<b class='flag-5'>LVPECL</b>至<b class='flag-5'>LVDS</b>變換器技術(shù)手冊

    MAX9310 1:5時鐘驅(qū)動器,可選的LVPECL輸入與LVDS輸出技術(shù)手冊

    MAX9310是一種快速,低扭曲1:5差分驅(qū)動器,具有可選的LVPECL/HSTL輸入端和LVDS輸出端,設(shè)計應(yīng)用于時鐘分配。這種器件的特點是具有345ps的極低傳輸延遲和45.5mA的電源電流。
    的頭像 發(fā)表于 05-19 10:00 ?1253次閱讀
    MAX9310 1:5時鐘驅(qū)動器,可選的<b class='flag-5'>LVPECL</b>輸入與<b class='flag-5'>LVDS</b>輸出技術(shù)手冊

    MAX9377/MAX9378任意邏輯至LVPECL/LVDS轉(zhuǎn)換器,引腳可設(shè)置四分頻電路技術(shù)手冊

    MAX9377/MAX9378是一種全差分、高速、低抖動的任意電平LVPECL/LVDS的轉(zhuǎn)換器,具有有四分頻選擇引腳。其極低的傳輸延遲和高速等特性,尤其適合于多種高速網(wǎng)絡(luò)路由和背板應(yīng)用,在非分頻模式下工作速度高達(dá)2GHz。
    的頭像 發(fā)表于 05-16 15:12 ?4849次閱讀
    MAX9377/MAX9378任意邏輯至<b class='flag-5'>LVPECL</b>/<b class='flag-5'>LVDS</b>轉(zhuǎn)換器,引腳可設(shè)置四分頻電路技術(shù)手冊

    MAX9375單LVDS/任意邏輯至LVPECL轉(zhuǎn)換器技術(shù)手冊

    MAX9375是一個高速、全差分、任意電平LVPECL的轉(zhuǎn)換器,設(shè)計信號速率高達(dá)2GHz。其極低的傳輸延遲和高速等特性,尤其適合于多種高速網(wǎng)絡(luò)路由和背板應(yīng)用。
    的頭像 發(fā)表于 05-16 15:07 ?1333次閱讀
    MAX9375單<b class='flag-5'>LVDS</b>/任意邏輯至<b class='flag-5'>LVPECL</b>轉(zhuǎn)換器技術(shù)手冊

    MAX9376 LVDS/任意邏輯至LVPECL/LVDS、雙路電平轉(zhuǎn)換器技術(shù)手冊

    MAX9376是全差分、高速、LVDS/任何輸入至LVPECL/LVDS雙通道轉(zhuǎn)換器,適用于高達(dá)2GHz的信號速率。一個通道是LVDS/任何輸入至L
    的頭像 發(fā)表于 05-16 14:57 ?1329次閱讀
    MAX9376 <b class='flag-5'>LVDS</b>/任意邏輯至<b class='flag-5'>LVPECL</b>/<b class='flag-5'>LVDS</b>、雙路<b class='flag-5'>電平</b>轉(zhuǎn)換器技術(shù)手冊
    柳州市| 邢台市| 宾川县| 百色市| 东明县| 吴堡县| 军事| 民乐县| 定边县| 蒙城县| 宁化县| 禹城市| 建阳市| 楚雄市| 富平县| 四子王旗| 牙克石市| 白朗县| 宜君县| 怀柔区| 邛崃市| 韶山市| 东辽县| 乌恰县| 将乐县| 扬州市| 揭东县| 繁昌县| 康定县| 灵寿县| 昌平区| 罗山县| 崇明县| 出国| 葫芦岛市| 山东| 淮安市| 沾化县| 大荔县| 镇宁| 钦州市|