電源作為每一個電路系統(tǒng)都必備的部分,所以關(guān)于它的仿真自然是少不了的哈。對于硬件工程師朋友來說,他們認(rèn)為最直觀的描述電源質(zhì)量好不好的依據(jù)就是時域的噪聲或者紋波大小,例如1V的電源輸出,傳到負(fù)載的時候噪聲或紋波范圍有沒有在3%以內(nèi)啊,或者峰峰值是不是在±30mV,就像下圖一樣,用時域的方式來看電源噪聲的確是很直觀哈。

但是和高速先生團(tuán)隊合作過的客戶都知道,我們?nèi)ミM(jìn)行電源仿真的時候,卻喜歡在頻域上去分析,也就是所謂的PDN目標(biāo)阻抗的分析方法。電壓還是那個電壓值,電流也還是那個電流值,但是用電壓除以電流得到的電阻值卻不是直流的電阻,而是帶頻率的阻抗,我們就稱為目標(biāo)阻抗。以下是關(guān)于如何得到目標(biāo)阻抗值的公式。

我相信很多客戶做完了PDN阻抗仿真,依然沒有很清晰的弄懂高速先生到底仿真的是啥。提的需求是時域的噪聲或者紋波范圍,仿真的卻是頻域的阻抗值?兩者到底有什么關(guān)系,又是如何聯(lián)系在一起的呢?今天Chris就通過一個最最最簡單的仿真case讓大家都get到哈!
我們在仿真軟件上去搭建一個灰?;页:唵蔚逆溌?,左邊是一個1V輸出的理想電壓源,中間用0.01nH的電感表示電源的鏈路特性,在右邊的負(fù)載端我們輸入一個從0A到4A的一個1GHz的電流正弦波,如下所示:

其中下圖就是這個輸入電流的曲線,能看到它就是一個從0A到4A,也就是變化電流4A,頻率是1GHz的波形。

大家也知道,如果一個變化的電流經(jīng)過一個電感時,就會產(chǎn)生電壓的波動,所以我們在負(fù)載端可以觀察到V1的電壓曲線如下所示:電壓在1V上下波動,我們分別mark下它的最大值1.126V和最小值0.874V,順便口算出波動的峰峰值為1.126-0.874=0.252V。抱歉哈,為了保證不算錯,Chris在這里還是偷偷的使用了計算器,哈哈哈。

那么經(jīng)過上面一輪猛如虎的操作后,還是沒提到頻域的PDN阻抗啊,時域的波動結(jié)果怎么和頻域的PDN阻抗關(guān)聯(lián)起來呢?那我們換成頻域的仿真方法來仿真上面的鏈路。如下所示:我們?nèi)ビ嬎銖呢?fù)載處看回去的頻域Z阻抗值,其實電源鏈路就只有這個0.01nH的電感,這時候理想的1V輸出的電源在頻域仿真中就是直接接地就好。

這個時候我們通過仿真又可以得到這個電感的頻域Z阻抗曲線,如下:

Chris非常體貼的給大家標(biāo)注出了該電感在1GHz的Z阻抗值,是0.063ohm。那上面我們就分別從時域和頻域完成了這個“電源網(wǎng)絡(luò)”的仿真。然后呢,它們有啥子聯(lián)系嗎?
這不就來和大家show出他們的關(guān)系了嘛!根據(jù)上面目標(biāo)阻抗的關(guān)系式,PDN阻抗等于電源的波動值/最大的變化電流,這個case的電壓波動值為0.252V,最大切換電流為4A。通過下面公式就能算到目標(biāo)阻抗值為0.063ohm。沒錯!就是和上面我們進(jìn)行頻域仿真的Z阻抗結(jié)果0.063ohm是一模一樣的。因為我們的電流是在特定頻率1GHz下的值,因此算出來的Z阻抗就是看1GHz的Z阻抗了。

這下大家應(yīng)該都明白噪聲或者紋波與我們仿真的PDN阻抗的關(guān)系了吧。以紋波為例,假設(shè)我們要把20MHz寬帶下測量的紋波值控制到±3%或者峰峰值±30mV的范圍,那么轉(zhuǎn)換到頻域去看的話,那就意味著,只要我保證了20MHz以內(nèi)所有頻點的Z阻抗都小于電壓波動值除以最大變化電流的這個值的話,那么我就一定可以在時域保證波動值滿足要求。
最后一點,至于為什么我們習(xí)慣用頻域的PDN阻抗來進(jìn)行電源仿真呢?主要是由于我們可以清晰的進(jìn)行不同諧振頻點的電容和電源平面的分配,從頻域上去分析更直觀。而且還能根據(jù)鏈路的每一個不同的部分來負(fù)責(zé)不同的頻段進(jìn)行劃分,例如板級主要負(fù)責(zé)幾十MHz以下的頻段,封裝負(fù)責(zé)幾十MHz到幾百MHz的頻段,die電容負(fù)責(zé)更高的頻段。所以綜上所述,我們大多數(shù)項目的處理方式就是根據(jù)這個PDN阻抗方法來制定的了。這下大家應(yīng)該get到了吧!

審核編輯 黃宇
-
電源
+關(guān)注
關(guān)注
185文章
18992瀏覽量
264647 -
PCB
+關(guān)注
關(guān)注
1文章
2357瀏覽量
13204
發(fā)布評論請先 登錄
SI合集002|信號完整性測量應(yīng)用簡介,快速掌握關(guān)鍵點
Cadence工具如何解決芯粒設(shè)計中的信號完整性挑戰(zhàn)
高頻PCB布線“避坑指南”:4大核心技巧讓信號完整性提升90%
技術(shù)資訊 I 信號完整性與阻抗匹配的關(guān)系
PCB電源完整性的雙面視角,用一篇文章理清時域電源噪聲與頻域PDN阻抗的關(guān)系
揭秘高頻PCB設(shè)計:體積表面電阻率測試儀如何確保信號完整性
串?dāng)_如何影響信號完整性和EMI
是德DSOX1204A示波器在電源完整性測試中的關(guān)鍵優(yōu)勢
信號完整性(SI)/ 電源完整性(PI)工程師的核心技能樹體系
了解信號完整性的基本原理
Samtec虎家大咖說 | 淺談信號完整性以及電源完整性
PCB電源完整性的雙面視角
評論