引 言

RISC-V架構(gòu)以其開放性和高度可定制的特性，正在重塑處理器設(shè)計格局。然而，這種靈活性也帶來了顯著的驗證挑戰(zhàn)，使其驗證復(fù)雜度遠超傳統(tǒng)固定架構(gòu)處理器。

RISC-V的驗證難點主要體現(xiàn)在四個方面：首先，微架構(gòu)靈活性極大增加了驗證復(fù)雜性。不同的內(nèi)存層次設(shè)計、流水線結(jié)構(gòu)以及功耗時序約束，使得驗證空間呈指數(shù)級擴張。其次，自定義指令集顯著擴大了驗證范圍。每條新增指令都需要在各種操作條件下進行全面驗證，大幅增加驗證工作量。

第三，模塊化ISA帶來了兼容性挑戰(zhàn)。針對特定擴展集編譯的程序可能無法在不支持相關(guān)擴展的處理器上運行，這對互操作性驗證提出了更高要求。最后，缺乏統(tǒng)一參考模型導(dǎo)致實現(xiàn)不一致性問題，不同團隊對規(guī)范的理解差異可能產(chǎn)生不同的實現(xiàn)行為。

綜上所述，RISC-V驗證面臨規(guī)模、范圍和一致性的多重挑戰(zhàn)，傳統(tǒng)驗證方法已難以勝任。迫切需要更先進的驗證方法學與平臺，這也正是本白皮書后續(xù)將要深入探討的重點。

1.RISC-V 驗證接口 (RVVI)

1.1 應(yīng)對RISC-V驗證復(fù)雜性的解決方案

RISC-V處理器因其靈活性而帶來的驗證挑戰(zhàn)，亟需一種標準化、可復(fù)用的驗證方法。為應(yīng)對這一需求，RISC-V驗證接口（RVVI）應(yīng)運而生。RVVI是一種開放標準接口，旨在為RTL設(shè)計、測試平臺環(huán)境與RISC-V驗證IP（VIP）之間提供統(tǒng)一的通信框架，從而顯著提高驗證效率與可重用性。

1.2 RVVI的關(guān)鍵組成部分與工作機制

RVVI定義了一系列標準化接口與協(xié)議，包括指令流跟蹤、執(zhí)行行為比較和狀態(tài)同步等關(guān)鍵機制。通過引入指令追蹤器（Tracer），RVVI可有效處理亂序執(zhí)行和推測執(zhí)行等復(fù)雜場景，并支持與參考模型進行實時比對，確保實現(xiàn)與架構(gòu)定義的一致性。

該接口還支持功能覆蓋率收集與ISA符合性檢查，為驗證閉環(huán)提供堅實基礎(chǔ)。借助RVVI，工程師能夠構(gòu)建高度可復(fù)用的測試平臺，顯著縮短驗證周期，加速設(shè)計驗證（DV）流程。

圖1用于先進RISC-V設(shè)計驗證的測試平臺

2.純仿真環(huán)境中RVVI 的局限性

盡管RVVI在仿真環(huán)境中發(fā)揮了重要作用，但其在純軟件仿真模式下仍存在若干本質(zhì)性局限。首先，指令跟蹤、行為比對與監(jiān)控操作帶來顯著的性能開銷，仿真速度成為測試吞吐量的瓶頸——即便是一些基礎(chǔ)測試用例，其運行時間也可能超出合理范圍。

其次，由于缺乏高效的時鐘同步機制，待測設(shè)計（DUT）與參考模型之間可能出現(xiàn)時序不同步的問題，影響驗證準確性。更關(guān)鍵的是，RVVI在系統(tǒng)級建模方面存在不足，無法為包含操作系統(tǒng)啟動、設(shè)備初始化及外設(shè)交互在內(nèi)的全芯片級（SoC）場景提供有效支持。

此外，當設(shè)計包含自定義擴展指令時，為兼容RVVI標準所需的基礎(chǔ)設(shè)施改造不僅帶來額外維護負擔，還可能引入新的驗證漏洞。這些因素共同限制了RVVI在純仿真環(huán)境中處理復(fù)雜SoC工作負載的能力。

3.解決方案：基于事務(wù)級的加速(TBA)

面對RISC-V處理器在驗證效率、設(shè)計規(guī)模及系統(tǒng)復(fù)雜度方面的多重挑戰(zhàn)，基于事務(wù)級的加速（Transaction-Based Acceleration, TBA）已成為應(yīng)對這些問題的關(guān)鍵解決方案。TBA通過提高驗證抽象層級，突破傳統(tǒng)周期精確仿真的性能限制，顯著提升驗證吞吐量，尤其適用于當前日益復(fù)雜的SoC及支持自定義擴展的RISC-V設(shè)計。

TBA采用事務(wù)級建模（Transaction-Level Modeling, TLM）接口與專用通信協(xié)議，建立起軟件測試環(huán)境與硬件設(shè)計之間的高效協(xié)作機制。與傳統(tǒng)的逐周期信號交互方式不同，TBA將諸如DMA傳輸、存儲器讀寫等多周期操作封裝為完整事務(wù)，在更高抽象層級完成數(shù)據(jù)交換。這種方式極大減少了軟硬件間所需傳輸和處理的數(shù)據(jù)量，測試平臺通過總線功能模型（BFM）以事務(wù)為單位與硬件進行通信，在提升效率的同時也降低了驗證環(huán)境的整體復(fù)雜度。

在體系架構(gòu)層面，TBA明確劃分了軟硬件驗證功能：硬件側(cè)集成了可綜合的HDL設(shè)計，包括被測設(shè)計（DUT）、總線功能模型（BFM）以及時鐘與復(fù)位生成模塊；軟件側(cè)則承載非時序相關(guān)的測試任務(wù)，包括測試控制、激勵生成、參考模型、檢查機制及覆蓋率收集。這種分區(qū)策略充分發(fā)揮硬件執(zhí)行高速性與軟件靈活性的雙重優(yōu)勢，為構(gòu)建高效系統(tǒng)級驗證環(huán)境奠定基礎(chǔ)。

TBA不僅在高吞吐量并行執(zhí)行方面表現(xiàn)優(yōu)異，還具備多方面的顯著優(yōu)勢：

·驗證速度大幅提升：TBA可實現(xiàn)較傳統(tǒng)RTL仿真10–1000倍的加速效果。其多時鐘周期事務(wù)處理機制避免了逐周期仿真開銷，顯著縮短驗證周期，加快產(chǎn)品上市時間（Time-to-Market, TTM），并支持更高效的回歸測試

·早期軟件開發(fā)與驗證：TBA支持軟硬件協(xié)同開發(fā)，軟件團隊可在流片前進行驅(qū)動和固件驗證，大幅縮短系統(tǒng)集成時間，降低項目風險

·卓越的可擴展性：TBA能夠高效處理超大規(guī)模SoC和ASIC設(shè)計驗證，克服了傳統(tǒng)RTL仿真在規(guī)模和性能方面的局限性

·調(diào)試與驗證效率提升：TBA支持事務(wù)級調(diào)試，無需追蹤大量信號和周期，極大簡化錯誤定位過程。內(nèi)置協(xié)議檢查器可自動檢測違規(guī)操作，參考模型能夠與實際RTL輸出進行實時比對，確保設(shè)計符合預(yù)期。軟件端覆蓋率收集與分析功能更全面保障驗證完備性

TBA不僅在特定驗證場景中表現(xiàn)突出，更在通用驗證環(huán)境中展現(xiàn)出廣泛的應(yīng)用價值。其通過重構(gòu)驗證效率邊界，為現(xiàn)代復(fù)雜芯片設(shè)計提供了關(guān)鍵的技術(shù)支撐，已成為驗證流程中不可或缺的重要組成部分。

4.基于事務(wù)級的加速(TBA) 在 RVVI 中的應(yīng)用

為充分發(fā)揮事務(wù)級加速（TBA）在RISC-V驗證中的效能，其與RISC-V驗證接口（RVVI）的高效集成尤為關(guān)鍵。該集成方案通過系統(tǒng)級協(xié)同仿真架構(gòu)，在保持RVVI規(guī)范要求的周期精度的同時，大幅提升驗證效率與系統(tǒng)可擴展性。

在實際應(yīng)用中，該系統(tǒng)采用分區(qū)的測試平臺架構(gòu)：虛擬平臺負責運行參考模型、RVVI檢查器及覆蓋率收集模塊，而RISC-V核心則部署于仿真加速平臺（如思爾芯的芯神匠架構(gòu)設(shè)計軟件和芯神鼎硬件仿真系統(tǒng)）中運行。這種架構(gòu)既保留了軟件環(huán)境的靈活性與可調(diào)試性，也充分利用了硬件仿真平臺的高速執(zhí)行能力。

為實現(xiàn)跨平臺的高效協(xié)作，協(xié)同仿真IP利用TBA技術(shù)建立起穩(wěn)定、高帶寬的通信信道。TBA的事務(wù)級抽象機制不僅有效降低了通信開銷，還確保了芯神鼎硬件仿真系統(tǒng)與芯神匠架構(gòu)設(shè)計虛擬平臺間的精確同步，從而在分布式系統(tǒng)中維持嚴格的時間精度與一致性。該通信層能夠可靠地傳輸RVVI所需的指令執(zhí)行軌跡、內(nèi)存訪問記錄等關(guān)鍵跟蹤信息，確保在指令集仿真器（ISS）與硬件仿真系統(tǒng)之間實現(xiàn)無縫的狀態(tài)比對與行為驗證。

通過TBA與RVVI的深度融合，驗證團隊能夠在享受事務(wù)級加速帶來的性能提升的同時，繼續(xù)遵循標準化的驗證接口與流程。這不僅顯著加速了復(fù)雜驗證場景的運行，如操作系統(tǒng)啟動、多核同步及異常處理測試，也為具有自定義擴展的RISC-V處理器提供了高效且可重用的驗證解決方案。

圖2TBA+RVVI流程

通過在視頻處理（分辨率：320×180）用例中的實際驗證，基于TBA與RVVI的協(xié)同仿真架構(gòu)展現(xiàn)出顯著成效。測試結(jié)果顯示，該方案在維持RVVI周期精度的同時，實現(xiàn)了較傳統(tǒng)仿真方法25倍以上的加速效果。視頻處理流水線中的幀緩存管理、像素運算及數(shù)據(jù)傳輸?shù)汝P(guān)鍵操作均得到充分驗證，其處理吞吐量完全滿足實時性要求。

值得注意的是，在此類數(shù)據(jù)密集型應(yīng)用中，TBA通信信道的高帶寬與低延遲特性有效避免了仿真瓶頸，確保了視頻幀處理的連貫性與完整性。同時，RVVI接口成功捕獲到所有自定義指令的執(zhí)行軌跡，驗證了其在實際應(yīng)用場景中的兼容性與可靠性。覆蓋率分析表明，功能覆蓋率達到98.5%，有效保證了驗證的完備性。

圖3 視頻處理（分辨率：320×180）用例

這一結(jié)果充分證明了TBA與RVVI相結(jié)合的方案在處理具有高數(shù)據(jù)吞吐需求的復(fù)雜SoC設(shè)計中的實用價值，為同類多媒體處理芯片的驗證提供了高效、可靠的解決方案。