大家好久不見(jiàn)！今天我們來(lái)聊聊堆疊封裝。隨著信息數(shù)據(jù)大爆發(fā)時(shí)代的來(lái)臨，市場(chǎng)對(duì)于存儲(chǔ)器的需求也水漲船高，同時(shí)對(duì)于使用多芯片的堆疊技術(shù)來(lái)實(shí)現(xiàn)同尺寸器件中的高存儲(chǔ)密度的需求也日益增長(zhǎng)。那么，什么是堆疊封裝呢？在芯片成品制造的環(huán)節(jié)中，堆疊封裝（Stacked Packaging）是一種將多個(gè)芯片垂直堆疊在一起，通過(guò)微型互連方式（如TSV硅通孔、RDL重布線層、微凸點(diǎn)等）實(shí)現(xiàn)高密度集成的封裝技術(shù)。與傳統(tǒng)的二維封裝相比，堆疊封裝具有更小的占板面積、更短的信號(hào)路徑和更高的帶寬密度，因此在高性能計(jì)算、移動(dòng)設(shè)備、存儲(chǔ)和AI領(lǐng)域越來(lái)越受到青睞。

接下來(lái)我簡(jiǎn)單介紹一下三種封裝方法：

1.封裝堆疊

封裝堆疊通過(guò)將多個(gè)已完成單個(gè)封裝的集成電路在垂直方向上堆疊來(lái)實(shí)現(xiàn)，經(jīng)封裝級(jí)互連形成電氣連接后，成為一個(gè)功能完整、高密度的系統(tǒng)級(jí)模塊。封裝堆疊可以通過(guò)錫球柵陣列堆疊、引腳堆疊、硅中介層或硅橋堆疊等方式實(shí)現(xiàn)。

優(yōu)勢(shì)：封裝堆疊有極高的空間利用率，通過(guò)在Z軸上充分利用空間，能顯著減小主板占用的面積；其次還能將不同工藝、不同功能、不用供應(yīng)商的專用組件集成在一起；每一個(gè)封裝體在堆疊前都會(huì)進(jìn)行全面的測(cè)試和老化篩選，確保只有合格的組件才能被堆疊，從而降低了復(fù)雜度和成本，提高了測(cè)試效率和良品率，如果某個(gè)封裝體測(cè)試不合格，也能輕松地完成替換；因?yàn)闇p少了主板上的走線密度和層數(shù)，主板的設(shè)計(jì)也得以簡(jiǎn)化。

難點(diǎn)：堆疊結(jié)構(gòu)在受到彎曲、沖擊或溫度循環(huán)時(shí)，應(yīng)力會(huì)集中在焊接點(diǎn)，容易導(dǎo)致開裂失效。需要使用底部填充膠來(lái)增強(qiáng)機(jī)械強(qiáng)度；功耗集中在狹小的立體空間內(nèi)，熱量難以散發(fā)，底部的封裝會(huì)被上方的封裝遮擋，散熱路徑受阻，可能導(dǎo)致器件過(guò)熱，需要精心的熱設(shè)計(jì)或使用導(dǎo)熱界面材料；對(duì)于有嚴(yán)格厚度和重量限制的設(shè)備，堆疊的層數(shù)和每個(gè)封裝的厚度都需要精確控制；需要協(xié)同設(shè)計(jì)多個(gè)封裝和主板，考慮信號(hào)完整性、電源完整性和熱分布的相互影響。

2.芯片堆疊

不同于在封裝外部堆疊成品組件的封裝堆疊，芯片堆疊是在封裝內(nèi)部進(jìn)行，堆疊的是裸晶圓，可以說(shuō)芯片堆疊是更底層、更緊密、性能潛力更高的集成方式。通過(guò)在Z軸方向上將兩個(gè)或以上的經(jīng)過(guò)減薄的芯片進(jìn)行對(duì)準(zhǔn)、貼裝、互連，極大地提升了在單位面積上的晶體管數(shù)量和功能多樣性。芯片堆疊的實(shí)現(xiàn)方式主要取決于芯片如何放置及連接的，可分為面對(duì)面、背對(duì)背、面對(duì)面和背對(duì)背混合。

優(yōu)勢(shì)：更短的互連能大幅減少信號(hào)延遲和功耗，數(shù)千個(gè)I/O通道可以實(shí)現(xiàn)極高的寬帶，帶來(lái)性能的飛躍；外觀尺寸極小化，滿足可穿戴設(shè)備、移動(dòng)設(shè)備對(duì)于緊湊的需求；在最小的體積內(nèi)集成最多的功能，實(shí)現(xiàn)功能密度最大化。

難點(diǎn)：功率密度急劇上升，而散熱路徑受限，堆疊在頂部的芯片熱量必須穿過(guò)下方的芯片才能散出，導(dǎo)致“熱耦合”效應(yīng)，設(shè)計(jì)不當(dāng)會(huì)引發(fā)過(guò)熱失效；設(shè)計(jì)時(shí)需要協(xié)同進(jìn)行系統(tǒng)架構(gòu)、芯片設(shè)計(jì)、封裝設(shè)計(jì)、熱設(shè)計(jì)和信號(hào)/電源完整性分析，是一個(gè)極其復(fù)雜的多物理場(chǎng)問(wèn)題；工藝步驟繁多，每一步都可能引入缺陷，總體良率是各步驟良率的乘積，“一顆壞，全盤廢”，成本風(fēng)險(xiǎn)高；堆疊后內(nèi)部的芯片難以直接測(cè)試，因此必須依賴內(nèi)建自測(cè)試和已知合格芯片策略，這增加了芯片設(shè)計(jì)和測(cè)試的成本；不同材料的熱膨脹系數(shù)不匹配，在溫度變化時(shí)會(huì)產(chǎn)生應(yīng)力，可能導(dǎo)致芯片翹曲、開裂或互連失效。

3.硅通孔

硅通孔是一種通過(guò)在硅片上鉆孔來(lái)容納電極的芯片堆疊技術(shù)。相比采用傳統(tǒng)引線方法實(shí)現(xiàn)芯片與芯片（Chip-to-Chip）互連或芯片與基板（Chip-to-Substrate）互連，硅通孔通過(guò)在芯片上鉆孔并填充金屬等導(dǎo)電材料來(lái)實(shí)現(xiàn)芯片垂直互連，讓電信號(hào)可以垂直穿過(guò)硅芯片本身，而不是像傳統(tǒng)那樣只能通過(guò)芯片四周的引線來(lái)水平連接。盡管使用硅通孔進(jìn)行堆疊時(shí)使用了芯片級(jí)工藝，但卻采用晶圓級(jí)工藝在芯片正面和背面形成硅通孔和焊接凸點(diǎn)（Solder Bump）。由此，硅通孔被歸類為晶圓級(jí)封裝技術(shù)。

硅通孔的簡(jiǎn)化制造工藝流程包括：深刻刻蝕——絕緣層沉積——阻擋層和種子層沉積——銅電鍍填充——化學(xué)機(jī)械拋光——晶圓減薄——背面再布線層和凸點(diǎn)制作。

優(yōu)勢(shì)：縮短互聯(lián)長(zhǎng)度，降低延遲和功耗，提升帶寬，帶來(lái)性能的提升；實(shí)現(xiàn)真正的3D集成，大幅減小封裝尺寸；使不同工藝、不同材料的芯片能夠通過(guò)硅通孔和中介層實(shí)現(xiàn)高性能集成；更短的路徑意味著更少的串?dāng)_和電感效應(yīng)，改善信號(hào)完整性。

難點(diǎn)：工藝復(fù)雜，設(shè)備昂貴，是3D集成中成本最高的環(huán)節(jié)之一；深孔刻蝕、無(wú)空洞電鍍、超薄晶圓處理等都極具挑戰(zhàn)；銅和硅的熱膨脹系數(shù)差異很大，在溫度變化時(shí)會(huì)產(chǎn)生應(yīng)力，可能導(dǎo)致硅片翹曲或晶體管性能漂移；電遷移、熱機(jī)械疲勞等可靠性問(wèn)題；對(duì)部分完成的硅通孔晶圓進(jìn)行測(cè)試非常復(fù)雜。

關(guān)于堆疊封裝的介紹就暫告一段落，本文只對(duì)堆疊封裝進(jìn)行了一點(diǎn)簡(jiǎn)單的介紹，如果大家感興趣，后續(xù)我們還可以圍繞這個(gè)話題深入討論一些其他的內(nèi)容，比如芯片堆疊實(shí)現(xiàn)方式的三種分類的優(yōu)缺點(diǎn)、詳細(xì)的硅通孔制造工藝流程、硅通孔的三種主要集成方案、堆疊封裝的核心應(yīng)用領(lǐng)域等。除此之外，我司的設(shè)備同樣能滿足堆疊焊接的工藝要求，配合我司持有的“正負(fù)壓焊接工藝”，相信可以令您滿意。如果您感興趣，可以聯(lián)系我們一同討論。

成都共益緣真空設(shè)備有限公司