要讓 STM32F407 同時(shí)穩(wěn)定運(yùn)行 USB（OTG FS）、以太網(wǎng)（ETH）、CAN 三大功能，核心是選擇能滿足所有外設(shè)時(shí)鐘精度要求、且適配 STM32F4 PLL 時(shí)鐘樹的 HSE 晶振 ——最佳方案是：HSE 頻率選 25MHz，類型選「無(wú)源貼片晶振（Parallel Resonant 型）」，其次可選 8MHz 無(wú)源晶振（兼容性稍弱）。

一、選擇核心邏輯：三大外設(shè)的時(shí)鐘硬約束

STM32F407 的 USB/ETH/CAN 對(duì)時(shí)鐘有明確要求，HSE 作為核心時(shí)鐘源，必須同時(shí)滿足：

同時(shí)，STM32F4 的 PLL 時(shí)鐘樹有固定規(guī)則（PLL 輸入頻率 1-2MHz 最優(yōu)，PLL_Q 需分頻出 48MHz），HSE 頻率需適配這一規(guī)則，才能讓系統(tǒng)時(shí)鐘（SYSCLK）穩(wěn)定跑滿 168MHz（F407 最高性能）。

二、最佳 HSE 選擇：25MHz 無(wú)源晶振

1. 頻率選擇理由：完美適配 PLL 時(shí)鐘樹，兼顧所有外設(shè)

STM32F4 的 PLL 時(shí)鐘樹配置邏輯（目標(biāo)：SYSCLK=168MHz + USB=48MHz + ETH 兼容）：

PLL 核心公式：PLL_OUT = (HSE / PLL_M) * PLL_N

為了 USB 輸出 48MHz：PLL_OUT / PLL_Q = 48MHz → 最優(yōu)解是 PLL_OUT=336MHz，PLL_Q=7（336/7=48，整數(shù)分頻無(wú)誤差）；

為了 SYSCLK=168MHz：PLL_OUT / PLL_P = 168MHz → PLL_P=2（336/2=168）；

為了 PLL 穩(wěn)定：HSE / PLL_M = 1MHz（PLL 輸入頻率 1MHz 是最優(yōu)區(qū)間）→ PLL_M=HSE（因 1MHz×PLL_M=HSE）。

當(dāng) HSE=25MHz 時(shí)，PLL 配置為：

PLL_M=25（25MHz /25=1MHz，滿足 PLL 輸入要求）；

PLL_N=336（1MHz×336=336MHz，PLL_OUT 目標(biāo)值）；

PLL_P=2（336MHz/2=168MHz，SYSCLK 滿速）；

PLL_Q=7（336MHz/7=48MHz，USB 時(shí)鐘精準(zhǔn)）。

此時(shí)：

CAN 時(shí)鐘：APB1 4 分頻 → 168MHz/4=42MHz（符合 CAN 最大時(shí)鐘要求）；

ETH 時(shí)鐘：25MHz 是以太網(wǎng) PHY 的「標(biāo)準(zhǔn)參考頻率」，PHY 可直接用 25MHz 晶振生成 50MHz RMII 參考時(shí)鐘（無(wú)需 MCU 額外輸出，簡(jiǎn)化配置、降低干擾）。

2. 類型選擇理由：無(wú)源晶振（Parallel Resonant 型）

優(yōu)先選 無(wú)源貼片晶振，而非有源晶振 / 溫補(bǔ)晶振（TCXO），原因：

具體選型參數(shù)：

封裝：優(yōu)先 3225（3.2×2.5mm）或 2520（2.5×2.0mm）貼片（節(jié)省 PCB 空間），插件 HC-49S 也可（適合面包板 / 原型機(jī)）；

精度：±10ppm（工業(yè)級(jí)，-40℃~85℃），嚴(yán)苛環(huán)境可選 ±5ppm（足夠覆蓋 USB±0.25% 要求）；

負(fù)載電容：12pF（STM32F407 HSE 引腳典型推薦值，需與晶振規(guī)格書匹配，否則頻率偏移）；

頻率容差：±10ppm（常溫下），溫漂：±10ppm（-40℃~85℃）。

三、次選方案：8MHz 無(wú)源晶振（兼容性備選）

若供應(yīng)鏈中 25MHz 晶振不易獲取，可選擇 8MHz 無(wú)源晶振（經(jīng)典通用頻率），配置邏輯如下：

PLL 配置：PLL_M=8（8MHz/8=1MHz）、PLL_N=336、PLL_P=2、PLL_Q=7（與 25MHz 配置一致，同樣滿足 USB=48MHz、SYSCLK=168MHz）；

ETH 適配：需 PHY 自帶 25MHz 晶振生成 50MHz RMII 參考時(shí)鐘（8MHz 晶振無(wú)法通過(guò) MCU 直接生成 50MHz 整數(shù)分頻時(shí)鐘，需 PHY 自供）；

優(yōu)缺點(diǎn)：兼容性強(qiáng)（8MHz 晶振隨處可得），但 ETH 配置需依賴 PHY 自供時(shí)鐘，靈活性稍弱于 25MHz。

四、不推薦的頻率（避坑）

12MHz/16MHz：雖能通過(guò) PLL 配置滿足 USB / 系統(tǒng)時(shí)鐘，但 ETH 兼容性差（PHY 少見 12/16MHz 參考晶振）；

26MHz：部分 PHY 支持，但晶振通用性不如 25MHz/8MHz，成本稍高；

32MHz 以上：PLL_M 分頻后難以滿足 1MHz 輸入要求，PLL 穩(wěn)定性下降。

五、關(guān)鍵配置注意事項(xiàng)（避免踩坑）

晶振布局：負(fù)載電容需緊貼晶振引腳（引線長(zhǎng)度＜3mm），避免電磁干擾（ETH/USB 對(duì)時(shí)鐘干擾敏感）；

PLL 時(shí)鐘配置代碼（HAL 庫(kù)示例）：

// 25MHz HSE 配置：SYSCLK=168MHz，USB=48MHz，APB1=42MHz（CAN）
void SystemClock_Config(void) {
  RCC_OscInitTypeDef RCC_OscInitStruct = {0};
  RCC_ClkInitTypeDef RCC_ClkInitStruct = {0};

  // 1. 使能 HSE 并等待就緒
  RCC_OscInitStruct.OscillatorType = RCC_OSCILLATORTYPE_HSE;
  RCC_OscInitStruct.HSEState = RCC_HSE_ON;
  RCC_OscInitStruct.HSEPredivValue = RCC_HSE_PREDIV_DIV1; // HSE 不分頻（25MHz）
  RCC_OscInitStruct.PLL.PLLState = RCC_PLL_ON;
  RCC_OscInitStruct.PLL.PLLSource = RCC_PLLSOURCE_HSE;
  RCC_OscInitStruct.PLL.PLLM = 25;        // 25MHz/25=1MHz
  RCC_OscInitStruct.PLL.PLLN = 336;       // 1MHz×336=336MHz
  RCC_OscInitStruct.PLL.PLLP = RCC_PLLP_DIV2; // 336MHz/2=168MHz（SYSCLK）
  RCC_OscInitStruct.PLL.PLLQ = 7;         // 336MHz/7=48MHz（USB）
  if (HAL_RCC_OscConfig(&RCC_OscInitStruct) != HAL_OK) {
    Error_Handler();
  }

  // 2. 配置系統(tǒng)時(shí)鐘、AHB/APB 分頻
  RCC_ClkInitStruct.ClockType = RCC_CLOCKTYPE_HCLK|RCC_CLOCKTYPE_SYSCLK|RCC_CLOCKTYPE_PCLK1|RCC_CLOCKTYPE_PCLK2;
  RCC_ClkInitStruct.SYSCLKSource = RCC_SYSCLKSOURCE_PLLCLK;
  RCC_ClkInitStruct.AHBCLKDivider = RCC_SYSCLK_DIV1;    // AHB=168MHz
  RCC_ClkInitStruct.APB1CLKDivider = RCC_HCLK_DIV4;     // APB1=42MHz（CAN）
  RCC_ClkInitStruct.APB2CLKDivider = RCC_HCLK_DIV2;     // APB2=84MHz（ETH 等）

  if (HAL_RCC_ClockConfig(&RCC_ClkInitStruct, FLASH_LATENCY_5) != HAL_OK) {
    Error_Handler();
  }
}

ETH PHY 時(shí)鐘：若用 25MHz HSE，可將 PHY 的 XTAL 引腳直接接 HSE 晶振（需確認(rèn) PHY 支持 25MHz 輸入），無(wú)需額外配置 MCO1 輸出；

電源與復(fù)位：HSE 晶振啟動(dòng)時(shí)間約 1ms，需在代碼中等待 HSE 就緒（HAL 庫(kù) HAL_RCC_OscConfig 已包含），避免時(shí)鐘未穩(wěn)定就啟動(dòng)外設(shè)。

總結(jié)

STM32F407 同時(shí)使用 USB/ETH/CAN 時(shí)，最佳 HSE 方案是 25MHz 無(wú)源貼片晶振（3225 封裝，±10ppm，12pF 負(fù)載電容）—— 既完美適配 PLL 時(shí)鐘樹，滿足所有外設(shè)的精度和頻率要求，又能簡(jiǎn)化 ETH 配置，是工業(yè)級(jí)應(yīng)用的主流選擇。若 25MHz 晶振不可得，8MHz 無(wú)源晶振可作為備選（需 PHY 自供 50MHz 時(shí)鐘）。

審核編輯 黃宇