日B视频 亚洲,啪啪啪网站一区二区,91色情精品久久,日日噜狠狠色综合久,超碰人妻少妇97在线,999青青视频,亚洲一区二卡,让本一区二区视频,日韩网站推荐

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

自動(dòng)校準(zhǔn)技術(shù)將DAC的失調(diào)誤差減至1mv以下

電子設(shè)計(jì) ? 2018-08-28 16:58 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

對(duì)于N位的雙極性數(shù)模轉(zhuǎn)換器(DAC)來說,其傳遞函數(shù)為:


其中:A為模擬輸出,D為數(shù)字輸入,G為增益,VFS為滿量程額定電壓,VOS為失調(diào)電壓。對(duì)于一個(gè)理想的DAC而言, G= 1且VOS= 0。

系統(tǒng)需求以及失調(diào)誤差指標(biāo)將決定是否需要校準(zhǔn)。雖然16位、16通道的DAC AD5360在出廠時(shí)已經(jīng)調(diào)校過,但仍有幾個(gè)毫伏的失調(diào)電壓。下面的例子將介紹如何利用簡單的算法將未知的失調(diào)誤差降至1mV(典型值)以下。該技術(shù)可以用于工廠校準(zhǔn),也可用于DAC生命周期中任何時(shí)候的失調(diào)校準(zhǔn)。

AD5360的偏置DAC被用來設(shè)定輸出范圍,該輸出范圍可以是單極性正電壓、單極性負(fù)電壓、雙極性中心對(duì)稱或者雙極性不對(duì)稱。當(dāng)采用5V基準(zhǔn)時(shí),偏置DAC將輸出范圍設(shè)置到缺省值,即±10V。此偏置DAC也有一個(gè)失調(diào)誤差。16路DAC輸出在出廠時(shí)已通過此偏置DAC被調(diào)校為缺省值,故誤差已消除。因?yàn)槠肈AC是可變的,故其失調(diào)誤差將會(huì)影響主DAC輸出的失調(diào)誤差。

AD5360的兩個(gè)特性簡化了失調(diào)校準(zhǔn):一個(gè)是GPIO引腳,它可以通過讀取一個(gè)寄存器來確定其狀態(tài);另一個(gè)是集成式監(jiān)控多路復(fù)用器,它可以在軟件的控制下將16路DAC輸出中的任何一路,或者兩個(gè)外部電壓切換到一個(gè)單引腳上。

工作原理

失調(diào)校準(zhǔn)的具體過程如下:比較器監(jiān)控兩路電壓,一路是MON_OUT,即包含未知失調(diào)電壓的DAC輸出,另一路是SIGGND,即DAC的參考地。比較器的輸出將指明該失調(diào)電壓是高于還是低于SIGGND,然后增加或減小DAC的輸出,直到比較器的輸出反轉(zhuǎn),表示DAC的輸出逼近SIGGND,這樣比較器已經(jīng)可以檢測(cè)出來。比較器輸出連接到GPIO引腳,通過讀取相應(yīng)的寄存器即可獲得其狀態(tài)。圖1為電路原理圖。

AD5360的多路復(fù)用器將選定的 DAC輸出連接到 MON_OUT。其開關(guān)存在一個(gè)雖然較小但還是有一定量的導(dǎo)通電阻RDSON,故從MON_OUT汲取的任何電流都將會(huì)在RDS上產(chǎn)生一個(gè)壓降,從而引起輸出誤差。為了避免這一點(diǎn),可利用AD8597低噪聲放大器對(duì)MON_OUT進(jìn)行緩沖。位于放大器后面的低通濾波器減小了高速精密比較器所呈現(xiàn)的噪聲,進(jìn)而防止了偽觸發(fā)。AD790可工作于±15V電源下,因此能夠與AD5360兼容。此外,AD790最大差分輸入電壓為15V,故可以耐受AD5360的輸出電壓,無需衰減。在圖1中,如果通道失調(diào)電壓為正,則比較器輸出將為低電平,表明要消除失調(diào)電壓,就需要降低輸出電壓。而當(dāng)通道失調(diào)電壓為負(fù)值,則比較器輸出為高電平,表明要消除失調(diào)電壓,就需要增加輸出電壓。


圖1:失調(diào)校準(zhǔn)電路原理圖。

如何配置AD5360的監(jiān)控多路復(fù)用器和GPIO

將0x0C002X寫入到.的專用功能寄存器中,這里X為所需的輸出通道,來激活監(jiān)控多路復(fù)用器并選擇所需的通道。此時(shí),MON_OUT將給出與所選通道相同的輸出電壓。GPIO專用功能寄存器的Bit0代表GPIO引腳的狀態(tài)。關(guān)于讀寫寄存器的信息請(qǐng)參考AD5360的數(shù)據(jù)手冊(cè)。

通道校準(zhǔn)

圖2顯示了具體的校準(zhǔn)過程。對(duì)DAC通道加載0x8000,理想情況下這應(yīng)該提供等于SIGGND (即 0 V) 的電壓。此例中假定DAC通道的失調(diào)電壓為負(fù)值。讀取GPIO寄存器,顯示比較器輸出為低電平,表明必須增加輸入,直到比較器輸出反轉(zhuǎn)。隨著逐漸增大的代碼寫入DAC輸入寄存器, GPIO寄存器不斷被讀取,直至比較器的讀數(shù)反轉(zhuǎn)。圖2顯示,代碼為0x8009時(shí),此反轉(zhuǎn)發(fā)生。AD790有一個(gè)最大為0.65mV的滯后,為了更精確地確定DAC的失調(diào)電壓,反過來再減小DAC代碼。當(dāng)代碼為0x8006時(shí),比較器輸出再次發(fā)生反轉(zhuǎn)。因此,使輸出逼近SIGGND的代碼應(yīng)該位于0x8006和0x8009之間。本例中,代碼0x8007是較好的選擇,但利用該系統(tǒng)無法確定哪個(gè)代碼將會(huì)實(shí)現(xiàn)最佳的輸出。由于比較器和運(yùn)算放大器的失調(diào)問題,因此無法確定比較器的兩個(gè)觸發(fā)點(diǎn)之間究竟哪個(gè)代碼為最佳結(jié)果,但無論哪種情況,此DAC通道偏離SIGGND的誤差通常<1mV。


圖2:校準(zhǔn)過程。

結(jié)束語

利用本文闡述的技術(shù)方案,只需要一個(gè)軟件算法和少量的外部元器件,即可將未知的失調(diào)誤差減小到1mV以下。



:
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    MT6701 SIN/COS 信號(hào)失調(diào)、幅值、正交誤差的數(shù)字域校準(zhǔn)算法

    MT6701磁編碼器通過片內(nèi)差分霍爾陣列生成原始 SIN/COS 模擬信號(hào),經(jīng) ADC 數(shù)字化后進(jìn)入數(shù)字域進(jìn)行誤差校正。失調(diào)(Offset)、幅值不平衡(Amplitude Mismatch)與正交
    的頭像 發(fā)表于 04-15 15:04 ?184次閱讀

    納芯微磁編碼器全角度誤差建模與自適應(yīng)校準(zhǔn)

    一種基于遞推最小二乘(RLS)的自適應(yīng)在線校準(zhǔn)算法,實(shí)現(xiàn)補(bǔ)償參數(shù)的實(shí)時(shí)動(dòng)態(tài)更新。實(shí)驗(yàn)結(jié)果表明,該方法在全溫度范圍(-40°C~+125°C)內(nèi)角度誤差控制在 ±0.05° 以內(nèi),相比離線校準(zhǔn)
    的頭像 發(fā)表于 04-14 15:23 ?163次閱讀

    CW32F030內(nèi)部ADC精度是如何達(dá)到驚人的1mV

    :2003*3.299/4095=1.614V 和信號(hào)源電壓1.615V相比,最大相差正負(fù)1mV。 可見CW32F030芯片的ADC性能非常好,能滿足常規(guī)mV級(jí)別應(yīng)用。
    發(fā)表于 01-19 08:07

    探索REAC1251G:低輸入失調(diào)電壓雙運(yùn)算放大器的卓越性能

    REAC1251G是一款單電源雙運(yùn)算放大器,具備低輸入失調(diào)電壓(VIO ≤ ±1mV)和低輸入失調(diào)電壓溫度漂移的特點(diǎn)。它支
    的頭像 發(fā)表于 12-29 15:15 ?567次閱讀

    電能質(zhì)量在線監(jiān)測(cè)裝置精度等級(jí)校準(zhǔn)失敗的原因有哪些?

    電能質(zhì)量在線監(jiān)測(cè)裝置精度等級(jí)校準(zhǔn)失敗,核心是標(biāo)準(zhǔn)源、裝置本身、操作環(huán)境、校準(zhǔn)流程四大環(huán)節(jié)存在異常,導(dǎo)致測(cè)量誤差超出對(duì)應(yīng)等級(jí)限值(A 類≤±0.2%、S 類≤±0.5%、B 類≤±1.0%)。
    的頭像 發(fā)表于 11-12 09:18 ?942次閱讀

    DAC53204-Q1DAC63204-Q1 技術(shù)文檔總結(jié)

    。DACx3204-Q1器件支持Hi-Z掉電模式和斷電條件下的Hi-Z輸出。DAC輸出提供力檢測(cè)選項(xiàng),用作可編程比較器和電流吸收器。多功能 GPIO、功能生成和 NVM 使這些智能 DAC 能夠?qū)崿F(xiàn)無處理器應(yīng)用和設(shè)計(jì)重用。這些器
    的頭像 發(fā)表于 10-29 09:23 ?852次閱讀
    <b class='flag-5'>DAC53204-Q1</b> 與 <b class='flag-5'>DAC63204-Q1</b> <b class='flag-5'>技術(shù)</b>文檔總結(jié)

    如何校準(zhǔn)電能質(zhì)量在線監(jiān)測(cè)裝置以確保其誤差在允許范圍內(nèi)?

    、電流、諧波、暫降等核心參數(shù),通過 “標(biāo)準(zhǔn)源模擬→誤差計(jì)算→參數(shù)修正” 的步驟,確保裝置誤差在允許范圍(A 級(jí)≤±0.2%、S 級(jí)≤±1%)內(nèi)。以下是具體實(shí)施方法,覆蓋從
    的頭像 發(fā)表于 09-26 11:03 ?886次閱讀

    使用儀表放大器COSINA333MRA放大電壓出現(xiàn)BUG

    ??:當(dāng)輸入電壓每增加 ??1mV?? 進(jìn)行測(cè)試時(shí),實(shí)測(cè)的放大倍數(shù)并不恒定。例如,輸入 ??1mV?? 和 ??15mV?? 時(shí),其放大倍數(shù)差異可達(dá) ??10%??。 ?趨勢(shì)一致,誤差
    發(fā)表于 09-21 16:26

    測(cè)量誤差溯源:系統(tǒng)誤差與隨機(jī)誤差的數(shù)學(xué)建模與分離方法

    校準(zhǔn)不當(dāng)或環(huán)境因素,具有重復(fù)性;而隨機(jī)誤差則由隨機(jī)噪聲引起,呈現(xiàn)離散分布。本文通過數(shù)學(xué)建模揭示這些誤差的本質(zhì),并討論高效分離方法,為提升測(cè)量精度(如電流測(cè)量中的數(shù)值穩(wěn)定性)提供理論支
    的頭像 發(fā)表于 07-25 09:36 ?1477次閱讀

    【 運(yùn)算放大器參數(shù)解析與LTspice應(yīng)用仿真 閱讀體驗(yàn)】+ 第二章放大器參數(shù)解析

    ,遠(yuǎn)超系統(tǒng)閾值,凸顯低失調(diào)設(shè)計(jì)的重要性。ADA4077通過優(yōu)化制造工藝提升晶體管匹配性及校準(zhǔn)技術(shù),實(shí)現(xiàn)更低的失調(diào)電壓和漂移,適用于高精度直流信號(hào)調(diào)理、傳感器接口等對(duì)直流
    發(fā)表于 07-09 19:56

    技術(shù)干貨 | DAC靜態(tài)參數(shù)計(jì)算全解析:從偏移誤差到總未調(diào)整誤差

    上一期我們?cè)斀饬?b class='flag-5'>DAC的核心術(shù)語,本期繼續(xù)深入探討DAC靜態(tài)參數(shù)計(jì)算!從偏移誤差、增益誤差到INL/DNL,再到未調(diào)整總誤差(TUE),一文
    的頭像 發(fā)表于 06-20 11:49 ?2308次閱讀
    <b class='flag-5'>技術(shù)</b>干貨 | <b class='flag-5'>DAC</b>靜態(tài)參數(shù)計(jì)算全解析:從偏移<b class='flag-5'>誤差</b>到總未調(diào)整<b class='flag-5'>誤差</b>

    技術(shù)干貨 | 從偏移誤差到電源抑制比,DAC核心術(shù)語全解析

    偏移誤差、增益誤差、INL/DNL、轉(zhuǎn)換時(shí)間……這些關(guān)鍵指標(biāo)如何定義?如何影響DAC性能?本文DAC核心術(shù)語全解析帶您一文掌握關(guān)鍵參數(shù)!
    的頭像 發(fā)表于 06-19 10:38 ?772次閱讀
    <b class='flag-5'>技術(shù)</b>干貨 | 從偏移<b class='flag-5'>誤差</b>到電源抑制比,<b class='flag-5'>DAC</b>核心術(shù)語全解析

    從偏移誤差到電源抑制比,DAC核心術(shù)語全解析

    本文介紹了DAC術(shù)語,包括偏移誤差、滿刻度誤差、增益誤差、積分非線性誤差、差分非線性誤差、未調(diào)整
    的頭像 發(fā)表于 06-17 11:31 ?853次閱讀
    從偏移<b class='flag-5'>誤差</b>到電源抑制比,<b class='flag-5'>DAC</b>核心術(shù)語全解析

    如何計(jì)算集成斬波放大器的ADC失調(diào)誤差和輸入阻抗?

    之外,電阻不匹配也會(huì)產(chǎn)生一個(gè)誤差。 一般而言,假設(shè)電阻容差為1%,那么最差情況下的失調(diào)電壓定義如下: 對(duì)于偽差分/單端輸入信號(hào),有兩種情況: 一個(gè)模擬輸入連接到低阻抗源(參見圖5)。誤差
    發(fā)表于 05-08 14:47

    TLV3201 5.5V、高速單路推挽比較器技術(shù)手冊(cè)

    TLV3201 和 TLV3202 是單通道和雙通道比較器,能夠在極小型封裝內(nèi)提供高速 (40ns) 和低功耗 (40μA) 的出色組合,并具有諸如軌到軌輸入、低失調(diào)電壓 (1mV) 和高輸出驅(qū)動(dòng)電流等特性。在對(duì)響應(yīng)時(shí)間要求嚴(yán)格的多種應(yīng)用中也可輕松執(zhí)行此器件。
    的頭像 發(fā)表于 05-07 11:48 ?1382次閱讀
    TLV3201 5.5V、高速單路推挽比較器<b class='flag-5'>技術(shù)</b>手冊(cè)
    孝感市| 五常市| 南江县| 冀州市| 和平区| 武冈市| 招远市| 罗甸县| 玉龙| 巨鹿县| 固始县| 荔波县| 长丰县| 获嘉县| 湖北省| 赣州市| 高邮市| 大埔区| 南郑县| 昌江| 都江堰市| 旬邑县| 广东省| 桑日县| 江津市| 永吉县| 平远县| 工布江达县| 松溪县| 巴林左旗| 井冈山市| 昌都县| 通化县| 房产| 嵊州市| 老河口市| 孝感市| 同仁县| 富宁县| 广东省| 甘谷县|