19.4
DTC模塊框圖分析
19.4.1
DTC內(nèi)部寄存器
MRA、MRB、SAR、DAR、CRA和CRB這些都是屬于DTC內(nèi)部的寄存器,它們是無法通過CPU直接訪問的。這些DTC內(nèi)部寄存器中設(shè)置的值作為傳輸信息放置在SRAM區(qū)域中。當生成激活請求時,DTC從SRAM區(qū)域讀取傳輸信息,并將其設(shè)置在其內(nèi)部寄存器中。數(shù)據(jù)傳輸結(jié)束后,內(nèi)部寄存器內(nèi)容作為傳輸信息寫回SRAM區(qū)域。
我們在使用DTC時,是通過配置傳輸信息來間接配置這些DTC內(nèi)部寄存器的。
19.4.2
事件鏈接
DTC可以在完成一個傳輸請求時產(chǎn)生事件鏈接請求。然而,當傳輸目的地是外部總線時,事件鏈接請求將在寫入緩沖器完成之后發(fā)出,而不是在寫入實際傳輸目的地完成之后發(fā)出。
19.5
DTC傳輸模式
DTC模塊支持三種操作模式,相對于DMAC,少了重復-塊傳輸模式。
正常模式:在正常模式下,DTC每次接收到中斷觸發(fā)時都會傳輸單個數(shù)據(jù)單元。數(shù)據(jù)單元可以是1、2、4字節(jié)。傳輸?shù)拈L度(length)可以設(shè)置為[0,65535]。當長度設(shè)置為0時,DTC將執(zhí)行65536傳輸,而不是0。在每次傳輸之后,源地址和目的地址可以單獨設(shè)置為固定、遞增或遞減。每次傳輸后,16位計數(shù)器遞減。當計數(shù)器達到0時,DTC傳輸將不再會被中斷源觸發(fā),CPU可以被中斷以通知所有傳輸已完成。
重復模式:重復模式的工作方式與正常模式相同,但長度(length)限制為范圍[1,256]內(nèi)的整數(shù)。當傳輸計數(shù)器達到0時,計數(shù)器被重置為其配置值(length),重復區(qū)域(源或目的地址)被重置為其起始地址,并且傳輸仍將會被中斷觸發(fā)。
塊模式:在塊模式下,每個中斷傳輸?shù)臄?shù)據(jù)單元量可以設(shè)置為范圍[1,256]內(nèi)的整數(shù)。還可以將要傳輸?shù)膲K數(shù)量(num_blocks)配置為16位數(shù)字,即可以設(shè)置為[0,65535]。當長度設(shè)置為0時,DTC將執(zhí)行65536傳輸,而不是0。每次塊傳輸后,重復區(qū)域(源或目的地址)將重置為原始地址,而另一個地址將遞增或遞減到下一個塊。
19.5.1
正常傳輸模式
正常傳輸模式(NormalTransferMode)允許在單個激活源上進行1字節(jié)(8位)、1半字(16位)、1字(32位)數(shù)據(jù)傳輸。傳輸計數(shù)可以設(shè)置為1到65536(0x10000)。傳送源地址和目的地址也可以獨立設(shè)置為遞增、遞減或固定。該模式允許在指定的計數(shù)傳輸結(jié)束時生成對CPU的中斷請求。
正常傳輸模式的內(nèi)存映射如下圖所示
19.5.2
重復傳輸模式
重復傳輸模式(RepeatTransfer Mode)允許在單個激活源上進行1字節(jié)(8位)、1半字(16位)或1字(32位)數(shù)據(jù)傳輸。重復區(qū)域的傳輸源或傳輸目的地必須在MRB.DTS位中指定。傳輸計數(shù)可以設(shè)置為從1到256。
當指定的傳輸計數(shù)完成時,恢復重復區(qū)域中指定的地址寄存器的初始值,恢復傳輸計數(shù)器的初始值,并重復傳輸。另一地址寄存器連續(xù)遞增或遞減或保持不變。
在重復傳輸模式下,當傳輸計數(shù)器CRAL遞減到0x00時,CRAL值更新為CRAH寄存器中設(shè)置的值。因此,傳輸計數(shù)器不會清0,當MRB.DISEL位設(shè)置為0時,將禁用對CPU的中斷請求。當指定的數(shù)據(jù)傳輸完成時,會生成對CPU的中斷請求。
當傳輸源為重復區(qū)域時,重復傳輸模式的內(nèi)存映射如下圖所示:
19.5.3
塊傳輸模式
塊傳輸模式(BlockTransfer Mode)允許在單個激活源上進行單塊數(shù)據(jù)傳輸。數(shù)據(jù)塊區(qū)域的傳輸源或傳輸目的地必須在MRB.DTS位中指定。塊大小可以設(shè)置為1至256字節(jié)、1至256半字(2至512字節(jié))或1至256字(4至1024字節(jié))。
當指定塊的傳輸完成時,恢復塊區(qū)域中指定的塊大小計數(shù)器CRAL和地址寄存器(當MRB.DTS=1時為SAR寄存器或當DTS=0時為DAR寄存器)的初始值。另一地址寄存器連續(xù)遞增或遞減或保持不變。傳輸計數(shù)(塊計數(shù))可以設(shè)置為從1到65536。該模式允許在指定計數(shù)塊傳輸結(jié)束時生成對CPU的中斷請求。
塊傳輸模式的內(nèi)存映射如下圖所示:
-
寄存器
+關(guān)注
關(guān)注
31文章
5620瀏覽量
130451 -
cpu
+關(guān)注
關(guān)注
68文章
11332瀏覽量
225980 -
瑞薩
+關(guān)注
關(guān)注
38文章
22520瀏覽量
91306 -
計數(shù)器
+關(guān)注
關(guān)注
32文章
2321瀏覽量
98611
原文標題:DTC模塊框圖分析——瑞薩RA系列FSP庫開發(fā)實戰(zhàn)指南(53)
文章出處:【微信號:瑞薩嵌入式小百科,微信公眾號:瑞薩嵌入式小百科】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
基于瑞薩RA2L1的波形生成系統(tǒng)設(shè)計——DTC、AGT與DAC的協(xié)同應(yīng)用
瑞薩電子RA系列MCU解決智能物聯(lián)網(wǎng)系統(tǒng)開發(fā)痛點
瑞薩RA系列MCU中的DTC模塊框圖分析
評論