在電子設(shè)計(jì)領(lǐng)域，模擬到數(shù)字的轉(zhuǎn)換是至關(guān)重要的環(huán)節(jié)。ADC122S101作為一款由德州儀器（TI）推出的低功耗、兩通道CMOS 12位A/D轉(zhuǎn)換器，憑借其出色的性能和靈活的配置，在眾多應(yīng)用場景中展現(xiàn)出了強(qiáng)大的優(yōu)勢。

文件下載：adc122s101.pdf

產(chǎn)品概述

ADC122S101具有高速串行接口，與傳統(tǒng)僅在單一采樣率下指定性能的轉(zhuǎn)換器不同，它在500 ksps到1 Msps的采樣率范圍內(nèi)都有完整的性能指標(biāo)。其基于逐次逼近寄存器架構(gòu)，并內(nèi)置跟蹤保持電路，可接受一到兩個(gè)輸入信號。

主要特性

• 寬電源范圍：支持2.7V - 5.25V的單電源供電，適應(yīng)不同的電源環(huán)境。
• 雙輸入通道：可同時(shí)處理兩個(gè)模擬輸入信號，增加了系統(tǒng)的靈活性。
• 可變電源管理：具備正常模式和關(guān)斷模式，能根據(jù)實(shí)際需求靈活調(diào)整功耗。
• 高速串行接口：輸出串行數(shù)據(jù)為直二進(jìn)制格式，兼容SPI?、QSPI?、MICROWIRE和許多常見的DSP串行接口。

關(guān)鍵技術(shù)指標(biāo)

靜態(tài)特性

• 分辨率：無丟失碼的情況下可達(dá)12位，保證了高精度的轉(zhuǎn)換。
• 積分非線性（INL）：典型值為±0.64 LSB，最大為±1.6 LSB，確保了轉(zhuǎn)換的線性度。
• 差分非線性（DNL）：典型值為+0.9 / -0.6 LSB，最大為+1.6 / -1.0 LSB，反映了每個(gè)量化臺階的一致性。
• 偏移誤差（VoFF）：典型值為+0.44 LSB，最大為±1.3 LSB，體現(xiàn)了零點(diǎn)的準(zhǔn)確性。

動(dòng)態(tài)特性

• 信噪失真比（SINAD）：典型值為72 dB，最小為69.2 dB，反映了信號質(zhì)量。
• 信噪比（SNR）：典型值為72.4 dB，最小為70.6 dB，體現(xiàn)了信號與噪聲的比例。
• 總諧波失真（THD）：典型值為-82 dB，最大為-75 dB，衡量了諧波對信號的影響。
• 無雜散動(dòng)態(tài)范圍（SFDR）：典型值為83 dB，最小為76 dB，反映了雜散信號的抑制能力。

電源特性

• 正常模式功耗：在5.25V供電、1 Msps采樣率下，典型功耗為13.1 mW；在3.6V供電、1 Msps采樣率下，典型功耗為4.3 mW。
• 關(guān)斷模式功耗：在5.25V供電、0 ksps采樣率下，功耗為0.32 μW；在3.6V供電、0 ksps采樣率下，功耗為0.14 μW。

工作原理

ADC122S101采用逐次逼近寄存器（SAR）架構(gòu)，通過內(nèi)部的跟蹤保持電路對輸入信號進(jìn)行采樣和保持。在轉(zhuǎn)換過程中，控制邏輯會(huì)指示電荷再分配DAC逐步調(diào)整采樣電容上的電荷，直到比較器平衡，此時(shí)DAC的數(shù)字輸入即為模擬輸入電壓的數(shù)字表示。

工作模式

• 跟蹤模式：在CS信號拉低后的前三個(gè)SCLK周期內(nèi)，ADC處于跟蹤模式，采樣電容連接到模擬輸入通道，獲取輸入電壓。
• 保持模式：在CS信號拉低后的第四個(gè)到第十六個(gè)SCLK周期內(nèi)，ADC處于保持模式，采樣電容連接到地，保持采樣電壓，同時(shí)進(jìn)行轉(zhuǎn)換。

串行幀

CS信號為低電平的時(shí)間段被視為一個(gè)串行幀，每個(gè)幀應(yīng)包含整數(shù)倍的16個(gè)SCLK周期。在一個(gè)幀內(nèi)，完成一次轉(zhuǎn)換并將結(jié)果從DOUT引腳輸出，同時(shí)將下一次轉(zhuǎn)換的輸入通道選擇數(shù)據(jù)從DIN引腳輸入。

應(yīng)用電路設(shè)計(jì)

典型應(yīng)用電路

在典型應(yīng)用中，ADC122S101的電源可由LP2950低 dropout 電壓調(diào)節(jié)器提供，電源引腳需通過電容網(wǎng)絡(luò)進(jìn)行旁路，以減少電源噪聲對轉(zhuǎn)換性能的影響。同時(shí)，為了保證最佳性能，建議使用專用的線性穩(wěn)壓器或提供足夠的去耦措施。

模擬輸入設(shè)計(jì)

模擬輸入通道的等效電路包含二極管、電容和電阻。為了消除采樣電容充電引起的失真，建議使用低阻抗源驅(qū)動(dòng)ADC。此外，在采樣動(dòng)態(tài)信號時(shí)，可添加帶通或低通濾波器，以減少諧波和噪聲，提高動(dòng)態(tài)性能。

數(shù)字輸入輸出設(shè)計(jì)

數(shù)字輸出DOUT受電源電壓VA限制，不能超過該值。數(shù)字輸入引腳不易發(fā)生閂鎖效應(yīng)，但為了確保穩(wěn)定性，建議在VA供電后再對SCLK、CS和DIN進(jìn)行操作。

電源管理設(shè)計(jì)

ADC122S101在CS信號為低電平時(shí)完全上電，為高電平時(shí)完全斷電。用戶可以通過調(diào)整采樣率來平衡吞吐量和功耗，在典型性能特性部分的“功耗 vs 采樣率”曲線可提供參考。

封裝與布局

封裝信息

ADC122S101采用8引腳VSSOP封裝，具有多種訂購選項(xiàng)，包括不同的材料類型、RoHS兼容性和引腳標(biāo)記。

布局建議

在PCB布局時(shí)，應(yīng)遵循以下原則：

• 電源引腳應(yīng)靠近ADC，并使用適當(dāng)?shù)碾娙葸M(jìn)行旁路。
• 模擬輸入和數(shù)字信號應(yīng)分開布線，避免相互干擾。
• 時(shí)鐘信號和數(shù)據(jù)信號應(yīng)盡量短，以減少信號延遲和噪聲。

總結(jié)

ADC122S101以其高性能、低功耗和靈活的配置，成為了電子工程師在設(shè)計(jì)模擬到數(shù)字轉(zhuǎn)換電路時(shí)的理想選擇。通過深入了解其特性、工作原理和應(yīng)用設(shè)計(jì)要點(diǎn)，我們可以更好地發(fā)揮該轉(zhuǎn)換器的優(yōu)勢，為各種應(yīng)用場景提供可靠的解決方案。在實(shí)際應(yīng)用中，還需根據(jù)具體需求進(jìn)行合理的電路設(shè)計(jì)和參數(shù)調(diào)整，以確保系統(tǒng)的穩(wěn)定性和性能。你在使用ADC122S101的過程中遇到過哪些問題呢？歡迎在評論區(qū)分享你的經(jīng)驗(yàn)和見解。