電子發(fā)燒友網(wǎng)報(bào)道（文/黃晶晶）在日前舉行的2025集成電路發(fā)展論壇(成渝)暨三十一屆集成電路設(shè)計(jì)業(yè)展覽會(huì)(ICCAD-Expo2025)上，臺(tái)積電(中國(guó))總經(jīng)理羅鎮(zhèn)球在接受包括電子發(fā)燒友網(wǎng)在內(nèi)的行業(yè)媒體采訪時(shí)表示，人工智能的崛起正引領(lǐng)半導(dǎo)體行業(yè)迎來新一輪爆發(fā)式增長(zhǎng)，為滿足 AI 應(yīng)用的多元化需求，臺(tái)積電在云、管、端三大領(lǐng)域同步開啟技術(shù)競(jìng)技與創(chuàng)新布局。

圖：臺(tái)積電(中國(guó))總經(jīng)理羅鎮(zhèn)球

在云端，技術(shù)突破聚焦于先進(jìn)工藝與先進(jìn)封裝兩大方向。工藝層面持續(xù)向更精密節(jié)點(diǎn)邁進(jìn)，3 納米、2 納米技術(shù)快速落地，并繼續(xù)推進(jìn)。封裝領(lǐng)域則發(fā)力堆疊技術(shù)，將多顆系統(tǒng)級(jí)芯片SoC與高帶寬內(nèi)存HBM等組件集成封裝，提升云端算力的密度與效率，適配大規(guī)模AI計(jì)算需求。

在管側(cè)，硅光子技術(shù)成為核心攻關(guān)方向。通過該技術(shù)優(yōu)化從交換機(jī)到服務(wù)器、再到算力芯片CPU的傳輸鏈路，既能大幅提升數(shù)據(jù)傳輸速度，又能有效降低傳輸功耗，為 AI 數(shù)據(jù)的高速流轉(zhuǎn)搭建高效通道。

在端側(cè)，特殊工藝的創(chuàng)新迭代成為關(guān)鍵抓手。一方面，存儲(chǔ)工藝實(shí)現(xiàn)突破，嵌入式閃存止步于28 納米的技術(shù)瓶頸被打破，相關(guān)產(chǎn)品已實(shí)現(xiàn)規(guī)?；a(chǎn)。另一方面，面向消費(fèi)端與物聯(lián)網(wǎng)場(chǎng)景的技術(shù)持續(xù)升級(jí)，針對(duì)手機(jī)相機(jī)等高頻應(yīng)用的新型邏輯技術(shù)，進(jìn)一步豐富終端產(chǎn)品的功能指標(biāo)。同時(shí)，面向 AIoT 場(chǎng)景的超低功耗工藝取得進(jìn)展，基于N6e、N4e等工藝的芯片電壓降至 0.4 伏左右，相較傳統(tǒng)0.8 伏的電壓標(biāo)準(zhǔn)功耗大幅降低，再結(jié)合低漏電設(shè)計(jì)，充分滿足端側(cè)設(shè)備的省電需求。

羅鎮(zhèn)球表示，當(dāng)前大模型已進(jìn)入落地關(guān)鍵階段，核心趨勢(shì)是向智能邊緣延伸，而中國(guó)龐大的市場(chǎng)規(guī)模與民眾對(duì)新應(yīng)用的接受度，為AI 賦能邊緣端創(chuàng)造巨大潛力。聚焦端側(cè)產(chǎn)品開發(fā)是當(dāng)前最優(yōu)發(fā)展路徑，而若能覆蓋端側(cè)推理功能，則將進(jìn)一步強(qiáng)化產(chǎn)品的實(shí)用性與競(jìng)爭(zhēng)力，加速AI在消費(fèi)電子、AIoT 等各類終端場(chǎng)景的規(guī)模化落地。

臺(tái)積電作為行業(yè)領(lǐng)軍者，通過全棧技術(shù)布局持續(xù)突破，不僅鞏固先進(jìn)工藝優(yōu)勢(shì)，更在封裝、傳輸、特殊工藝等多領(lǐng)域全面發(fā)力。

具體來看，在先進(jìn)晶圓制造工藝方面，羅鎮(zhèn)球表示3納米是最終也是最優(yōu)異的FinFET技術(shù)，臺(tái)積電圍繞3納米技術(shù)打造了6 種細(xì)分工藝，精準(zhǔn)適配不同應(yīng)用場(chǎng)景。N3E 早年間已批量應(yīng)用于HPC和AI產(chǎn)品，N3P經(jīng)優(yōu)化后于去年第四季度啟動(dòng)生產(chǎn)，接替N3E。N3X主打高速性能，適配高速計(jì)算與 CPU 領(lǐng)域，N3A將拓展至汽車電子，而 N3C 則以高性價(jià)比為核心，滿足成本敏感型產(chǎn)品需求，全方位覆蓋客戶多元化訴求。

封裝與傳輸技術(shù)領(lǐng)域，臺(tái)積電持續(xù)突破性能瓶頸。臺(tái)積電的SoIC直接芯片堆疊技術(shù)不斷升級(jí)，將傳統(tǒng)9微米的 Bond pitch縮減至6微米，未來更將Bond pitch 縮減至3微米 ，預(yù)計(jì) 2023 年至 2028 年間連接密度可提升20 倍。

硅光子技術(shù)方面，通過逐步將EIC與PIC連接并集成光纖，后續(xù)將其搭載于PCB、Substrate乃至Interposer，最終實(shí)現(xiàn)電源效率提升 15 倍、時(shí)延縮短至原來的 1/20，有效破解 AI 算力提升中Switch與XPU間的連接瓶頸，為數(shù)據(jù)高速傳輸提供支撐。

同時(shí)，臺(tái)積電深耕多元特殊工藝平臺(tái)。超低功耗工藝從 55納米 的 0.9V 逐步迭代，歷經(jīng) 40納米（0.7V）、22納米（0.6V），目前已降至 0.4V，搭配低漏電技術(shù)，其漏電僅為普通版本1/10，成為 AIoT 產(chǎn)品的理想選擇。

汽車電子工藝方面，N7A、N5A 已實(shí)現(xiàn)批量生產(chǎn)，N3A 正穩(wěn)步研發(fā)中，每一代產(chǎn)品在同等功耗下速度可提升15%-20%，未來3納米將持續(xù)優(yōu)化，滿足汽車電子對(duì)可靠性的嚴(yán)苛要求。
在新型存儲(chǔ)與傳感器技術(shù)上，臺(tái)積電突破嵌入式閃存（eFlash）止步 28納米的技術(shù)限制，推出RRAM 與MRAM 兩種新型非易失性存儲(chǔ)工藝。二者在耐久性、數(shù)據(jù)保留、寫入速度及與邏輯工藝的兼容性上均優(yōu)于傳統(tǒng) eFlash。兩相比較，MRAM 在耐久性、數(shù)據(jù)保留和寫入速度上更具優(yōu)勢(shì)，RRAM 則在工藝復(fù)雜度與抗磁干擾性上表現(xiàn)更佳，目前已在 28納米、22納米節(jié)點(diǎn)落地并持續(xù)向下推進(jìn)。傳感器領(lǐng)域的橫向溢流整合電容LOFIC(Lateral Overflow Integrated Capacitor)工藝，通過在每個(gè)像素中增設(shè)專屬小電容器，強(qiáng)化光子儲(chǔ)存能力，大幅提升動(dòng)態(tài)范圍與解析度。

面向未來，臺(tái)積電將以先進(jìn)晶圓制造、先進(jìn)封裝、硅光子技術(shù)為核心，搭配超低功耗、汽車電子、新型存儲(chǔ)及 CIS 傳感器等多元應(yīng)用平臺(tái)工藝，持續(xù)提供全方位技術(shù)支持，加速全球客戶創(chuàng)新，助力半導(dǎo)體行業(yè)在AI 驅(qū)動(dòng)下實(shí)現(xiàn)高速成長(zhǎng)，穩(wěn)步邁向2030年全球半導(dǎo)體營(yíng)業(yè)額超1萬億美元的目標(biāo)。