TLK10081：10Gbps 1 - 8 通道多速率串行鏈路聚合器的深度解析

在高速數(shù)據(jù)傳輸?shù)念I(lǐng)域中，鏈路聚合技術(shù)對于提升數(shù)據(jù)吞吐量和優(yōu)化物理鏈路使用至關(guān)重要。今天，我們就來深入探討德州儀器（TI）的 TLK10081 多速率鏈路聚合器，看看它在高速雙向點(diǎn)對點(diǎn)數(shù)據(jù)傳輸系統(tǒng)中是如何發(fā)揮作用的。

文件下載：tlk10081.pdf

一、TLK10081 概述

TLK10081 是一款專為高速雙向點(diǎn)對點(diǎn)數(shù)據(jù)傳輸系統(tǒng)設(shè)計(jì)的多速率鏈路聚合器。它的主要功能是將 1 到 8 條獨(dú)立的低速千兆串行線路自動(dòng)進(jìn)行數(shù)字復(fù)用/解復(fù)用，聚合為一條高速千兆串行線路，同時(shí)具備廣泛的媒體傳輸能力。這種設(shè)計(jì)可以有效減少特定數(shù)據(jù)吞吐量所需的物理鏈路數(shù)量，提高系統(tǒng)的效率和性能。

1.1 產(chǎn)品特性

• 靈活的復(fù)用和解復(fù)用：支持 1~8 x (0.25 到 1.25 Gbps) 到 1 x (2 到 10 Gbps) 的復(fù)用，以及 1 x (0.5 到 2.5 Gbps) 到 1 x (0.5 到 2.5 Gbps) 的動(dòng)態(tài)端口聚合。
• 廣泛的數(shù)據(jù)速率范圍：適用于多種應(yīng)用場景，支持可編程的高速冗余切換。
• 信號處理能力：在低速和高速側(cè)都具備發(fā)射去加重和自適應(yīng)接收均衡功能，同時(shí)支持 MDIO Clause 22 控制接口和 8B/10B 編碼解碼。
• 低功耗設(shè)計(jì)：每通道典型功耗低于 800 mW，具備出色的信號完整性和低功耗特性。
• 其他特性：支持速率匹配、全無阻塞接收器交叉點(diǎn)映射、靈活的時(shí)鐘控制、多驅(qū)動(dòng)能力、可編程的高速通道對齊字符等。

1.2 應(yīng)用場景

TLK10081 的應(yīng)用場景非常廣泛，包括千兆串行鏈路聚合、通信系統(tǒng)背板、原始（未編碼）數(shù)據(jù)支持、機(jī)器視覺、視頻/圖像數(shù)據(jù)處理等領(lǐng)域。

二、物理特性

2.1 模塊結(jié)構(gòu)

TLK10081 采用低功耗收發(fā)器設(shè)計(jì)，由低速和高速兩側(cè)的兩個(gè)串行器/解串器（SERDES）模塊以及位于中間的核心邏輯模塊組成。核心邏輯模塊負(fù)責(zé)執(zhí)行所有邏輯功能，包括測試模式生成和驗(yàn)證。同時(shí)，該設(shè)備還提供了管理數(shù)據(jù)輸入/輸出（MDIO）控制接口和 JTAG 接口，用于設(shè)備配置、控制和監(jiān)控。

2.2 封裝形式

TLK10081 采用 13 - mm x 13 - mm、144 引腳的 PBGA 封裝，球間距為 1 mm。詳細(xì)的引腳定義和功能在文檔中有明確說明，涵蓋了高速和低速通道的輸入輸出、參考時(shí)鐘、控制和監(jiān)控信號以及電源引腳等。

三、功能描述

3.1 發(fā)射方向

在發(fā)射方向，低速串行通道的數(shù)據(jù)首先由解串器接收，可選擇進(jìn)行 10 位字邊界對齊和 8B/10B 解碼。然后，數(shù)據(jù)被輸入到 FIFO 中，以補(bǔ)償?shù)退俅墟溌泛托酒咚賯?cè)之間的相位差異。高速側(cè)可以選擇字交織或位交織的方式對數(shù)據(jù)進(jìn)行聚合，聚合后的數(shù)據(jù)可選擇進(jìn)行 8B/10B 編碼和擾碼處理，最后由串行器輸出。

3.2 接收方向

在接收方向，高速聚合數(shù)據(jù)流由解串器接收，通過通道同步邏輯將數(shù)據(jù)對齊到 20 位邊界。然后，數(shù)據(jù)可選擇進(jìn)行 8B/10B 解碼或解擾處理，再輸入到接收通道排序邏輯中確定通道分配。最后，解聚合后的串行數(shù)據(jù)流通過 FIFO 處理后由串行器輸出。

3.3 通道排序

為了在接收端正確恢復(fù)原始通道分配，TLK10081 提供了多種通道排序方法：

• 保留通道標(biāo)記字符：如果數(shù)據(jù)可以解復(fù)用為 10 位字，則可以通過識別特定的保留代碼來跟蹤通道分配。
• 訓(xùn)練序列：在無法定義保留通道標(biāo)記代碼的情況下，可以通過發(fā)送訓(xùn)練序列來確定通道排序。
• 手動(dòng)通道旋轉(zhuǎn)：允許在系統(tǒng)級別手動(dòng)確定通道排序，通過 MDIO 寄存器或 RXCTRL 引腳控制通道旋轉(zhuǎn)。
• 保留通道：如果應(yīng)用不需要全部八個(gè)低速通道，可以使用一個(gè)通道持續(xù)發(fā)送通道排序信息，以便在鏈路中斷時(shí)及時(shí)恢復(fù)通道分配。

3.4 其他功能

• 1:1 模式：支持?jǐn)?shù)據(jù)重定時(shí)，適用于特定的數(shù)據(jù)傳輸需求。
• 時(shí)鐘容差補(bǔ)償：通過相位校正 FIFO 實(shí)現(xiàn)時(shí)鐘容差補(bǔ)償，確保數(shù)據(jù)傳輸?shù)姆€(wěn)定性。
• 交叉點(diǎn)開關(guān)：可以通過 MDIO 重新配置每個(gè)輸出通道的數(shù)據(jù)來源，支持廣播/扇出功能。
• 未使用通道處理：當(dāng)某些通道未使用時(shí)，使用重復(fù)填充數(shù)據(jù)序列來填充空缺，同時(shí)可以通過 MDIO 監(jiān)控所有通道的狀態(tài)。
• 測試模式生成和驗(yàn)證：具備豐富的內(nèi)置測試功能，支持多種測試模式的生成和驗(yàn)證，方便系統(tǒng)診斷和調(diào)試。
• 電源管理：可以通過設(shè)備輸入引腳或 MDIO 控制寄存器進(jìn)行電源管理，進(jìn)入低功耗模式。
• 傳輸/接收延遲：在正常運(yùn)行時(shí)，設(shè)備的傳輸/接收延遲是固定的。

四、SERDES 接口

4.1 高速 CML 輸出

高速數(shù)據(jù)輸出驅(qū)動(dòng)器采用電流模式邏輯（CML），內(nèi)置上拉電阻，無需外部組件。支持 4 抽頭有限脈沖響應(yīng)（FIR）發(fā)射去加重，可通過 MDIO 配置輸出幅度和去加重，以補(bǔ)償高頻損耗。

4.2 高速接收器

高速接收器為差分 CML，具有內(nèi)部終端電阻，需要交流耦合。內(nèi)置自適應(yīng)均衡器，可補(bǔ)償通道插入損耗，提高信號質(zhì)量。

4.3 信號丟失輸出生成（LOS）

通過監(jiān)測輸入信號的電壓水平來檢測信號丟失，同時(shí)還可以結(jié)合其他狀態(tài)條件，如通道同步丟失、PLL 鎖定丟失、8B/10B 解碼錯(cuò)誤等，通過邏輯或運(yùn)算輸出綜合的信號丟失指示。

五、時(shí)鐘配置

5.1 PLL 和線路速率配置

TLK10081 內(nèi)部集成了低抖動(dòng)、高質(zhì)量的振蕩器，用于低速和高速 SERDES 以及其他內(nèi)部電路的頻率倍增?？梢酝ㄟ^ MDIO 寄存器選擇 SERDES 速率和 PLL 乘數(shù)，以匹配不同應(yīng)用的線路速率和參考時(shí)鐘頻率。文檔中提供了詳細(xì)的參考時(shí)鐘頻率選擇示例和不同模式下的線路速率與參考時(shí)鐘頻率的對應(yīng)關(guān)系。

5.2 時(shí)鐘架構(gòu)

每個(gè)通道可以選擇使用 REFCLK0P/N 或 REFCLK1P/N 作為差分參考時(shí)鐘。高速接收器的時(shí)鐘和數(shù)據(jù)恢復(fù)（CDR）功能可以從輸入串行數(shù)據(jù)中恢復(fù)時(shí)鐘，并通過 CLKOUTAP/N 和 CLKOUTBP/N 輸出，輸出時(shí)鐘的頻率可以通過 MDIO 軟件控制。

六、編程參考

6.1 MDIO 管理接口

TLK10081 支持 IEEE 802.3 以太網(wǎng)規(guī)范 Clause 22 定義的管理數(shù)據(jù)輸入/輸出（MDIO）接口，通過該接口可以進(jìn)行寄存器管理和控制?？刂埔_ PRTAD[4:0] 確定設(shè)備端口地址，MACRO_ACCESS 位選擇控制的高速通道，GLOBAL_WRITE 位可以將相同的設(shè)置應(yīng)用到兩個(gè)高速通道。文檔中還詳細(xì)介紹了 MDIO 協(xié)議的讀寫時(shí)序和間接尋址方法。

6.2 寄存器位定義

文檔中對各種寄存器位的定義和訪問權(quán)限進(jìn)行了詳細(xì)說明，包括讀寫（RW）、讀寫自清除（RW/SC）、只讀（RO）、只讀鎖存高（RO/LH）、只讀鎖存低（RO/LL）和讀清零計(jì)數(shù)器（COR）等不同類型。同時(shí)，還列出了各個(gè)寄存器的詳細(xì)位描述和默認(rèn)值，方便開發(fā)者進(jìn)行配置和調(diào)試。

七、電氣特性

7.1 絕對最大額定值

文檔中給出了設(shè)備在不同參數(shù)下的絕對最大額定值，包括電源電壓、輸入電壓、存儲(chǔ)溫度、工作結(jié)溫、靜電放電等參數(shù)的范圍。超出這些范圍可能會(huì)對設(shè)備造成永久性損壞，使用時(shí)需要嚴(yán)格遵守。

7.2 推薦工作條件

推薦了設(shè)備在不同電源電壓、輸入電壓和溫度范圍內(nèi)的正常工作條件，確保設(shè)備的性能和可靠性。

7.3 高速和低速串行收發(fā)器特性

詳細(xì)描述了高速和低速串行收發(fā)器的各項(xiàng)電氣特性，包括輸出電壓擺幅、去加重、共模電壓、上升/下降時(shí)間、抖動(dòng)、占空比失真、回波損耗等參數(shù)，為電路設(shè)計(jì)和信號完整性分析提供了重要依據(jù)。

7.4 參考和輸出時(shí)鐘特性

給出了參考時(shí)鐘和輸出時(shí)鐘的頻率、精度、占空比、輸入電壓、輸入電容和輸入阻抗等特性，確保時(shí)鐘信號的穩(wěn)定性和準(zhǔn)確性。

7.5 LVCMOS 電氣特性

介紹了 LVCMOS 接口的高/低電平輸出電壓、輸入電壓、輸入電流、輸出阻抗和輸入電容等特性，為與其他 LVCMOS 設(shè)備的接口設(shè)計(jì)提供了參考。

7.6 MDIO 和 JTAG 時(shí)序要求

規(guī)定了 MDIO 和 JTAG 接口的時(shí)序要求，包括時(shí)鐘周期、設(shè)置時(shí)間、保持時(shí)間和有效時(shí)間等參數(shù)，確保接口通信的正確性。

7.7 電源排序指南

給出了設(shè)備電源排序的指導(dǎo)原則，確保在滿足一定條件下，核心或 I/O 電源可以在另一個(gè)電源未上電的情況下長時(shí)間工作，同時(shí)避免總線爭用和過高的結(jié)溫。

八、機(jī)械和熱數(shù)據(jù)

8.1 封裝熱耗散評級

文檔中提供了 TLK10081 封裝的熱特性參數(shù)，包括 ΘJA、ΨJT 和 ΨJB 等，以及在不同應(yīng)用板條件下的熱性能數(shù)據(jù)，為散熱設(shè)計(jì)提供了參考。

8.2 封裝信息

介紹了設(shè)備的可訂購型號、狀態(tài)、材料類型、封裝形式、引腳數(shù)量、包裝數(shù)量、RoHS 合規(guī)性、引腳鍍層/球材料、MSL 評級/峰值回流溫度、工作溫度和部件標(biāo)記等信息，方便用戶進(jìn)行采購和使用。

總結(jié)

TLK10081 作為一款功能強(qiáng)大的多速率鏈路聚合器，具備靈活的復(fù)用和解復(fù)用能力、廣泛的數(shù)據(jù)速率范圍、豐富的功能特性和良好的電氣性能。在高速數(shù)據(jù)傳輸系統(tǒng)中，它可以有效減少物理鏈路數(shù)量，提高系統(tǒng)效率和性能。同時(shí)，詳細(xì)的文檔和編程參考為開發(fā)者提供了全面的設(shè)計(jì)指導(dǎo)，有助于快速實(shí)現(xiàn)系統(tǒng)的開發(fā)和調(diào)試。在實(shí)際應(yīng)用中，開發(fā)者需要根據(jù)具體的需求和系統(tǒng)環(huán)境，合理配置設(shè)備的各項(xiàng)參數(shù)，確保系統(tǒng)的穩(wěn)定性和可靠性。你在使用 TLK10081 或者其他類似設(shè)備時(shí)，有沒有遇到過什么特別的問題呢？歡迎在評論區(qū)分享你的經(jīng)驗(yàn)和見解。