深度解析DS90CR217：高速數(shù)據(jù)傳輸?shù)睦硐胫x

在當(dāng)今的電子設(shè)備設(shè)計(jì)中，高速數(shù)據(jù)傳輸一直是一個(gè)關(guān)鍵的挑戰(zhàn)。如何在保證數(shù)據(jù)傳輸速率的同時(shí)，降低電磁干擾（EMI）和成本，成為電子工程師們需要解決的重要問(wèn)題。今天，我們就來(lái)深入探討一款由德州儀器（Texas Instruments）推出的高性能數(shù)據(jù)傳輸芯片——DS90CR217。

文件下載：ds90cr217.pdf

產(chǎn)品概述

DS90CR217是一款采用+3.3V電源供電的上升沿?cái)?shù)據(jù)選通LVDS（低電壓差分信號(hào)）21位通道鏈路發(fā)射器，支持20至85MHz的移位時(shí)鐘。它能夠?qū)?1位的CMOS/TTL數(shù)據(jù)轉(zhuǎn)換為三個(gè)LVDS數(shù)據(jù)流，并通過(guò)第四個(gè)LVDS鏈路與數(shù)據(jù)流并行傳輸一個(gè)鎖相的發(fā)送時(shí)鐘。在85MHz的發(fā)送時(shí)鐘頻率下，每個(gè)LVDS數(shù)據(jù)通道能夠以595Mbps的速率傳輸21位的TTL數(shù)據(jù)，數(shù)據(jù)吞吐量高達(dá)1.785Gbit/s（223Mbytes/sec）。

產(chǎn)品特性

高速傳輸能力

支持20 - 85MHz的移位時(shí)鐘，最高數(shù)據(jù)吞吐量可達(dá)1.785Gbps，帶寬高達(dá)223Mbytes/sec，能夠滿足大多數(shù)高速數(shù)據(jù)傳輸應(yīng)用的需求。

低EMI和低功耗

采用345mV（典型值）擺幅的LVDS器件，有效降低了電磁干擾；同時(shí)，具有低功耗的特點(diǎn)，減少了系統(tǒng)的功耗需求。

優(yōu)秀的電氣性能

具有50%的占空比接收器輸出時(shí)鐘、同類最佳的發(fā)送器輸入建立和保持時(shí)間，以及±1V的共模范圍（圍繞+1.2V），保證了數(shù)據(jù)傳輸?shù)姆€(wěn)定性和可靠性。

簡(jiǎn)化設(shè)計(jì)

PLL無(wú)需外部組件，窄總線設(shè)計(jì)減少了電纜尺寸和成本，并且兼容TIA/EIA - 644 LVDS標(biāo)準(zhǔn)，方便與其他設(shè)備集成。

技術(shù)參數(shù)

絕對(duì)最大額定值

• 電源電壓（Vcc）：-0.3V至+4V
• CMOS/TTL輸入電壓：-0.5V至（Vcc + 0.3V）
• 結(jié)溫：+150°C
• 儲(chǔ)存溫度范圍：-65°C至+150°C

推薦工作條件

• 電源電壓（Vcc）：3.0 - 3.6V，典型值為3.3V
• 工作環(huán)境溫度（TA）：-10°C至+70°C
• 接收器輸入范圍：0 - 2.4V
• 電源噪聲電壓（Vcc）：≤100mVpp

電氣特性

涵蓋了CMOS/TTL直流規(guī)格、LVDS驅(qū)動(dòng)器直流規(guī)格、發(fā)送器電源電流以及發(fā)送器開(kāi)關(guān)特性等多個(gè)方面的參數(shù)，為工程師在設(shè)計(jì)電路時(shí)提供了詳細(xì)的參考。

應(yīng)用指南

引腳描述

DS90CR217共有多個(gè)引腳，包括TTL電平輸入引腳（TxIN）、LVDS差分?jǐn)?shù)據(jù)輸出引腳（TxOUT+、TxOUT-）、TTL電平時(shí)鐘輸入引腳（TxCLK IN）、LVDS差分時(shí)鐘輸出引腳（TxCLK OUT+、TxCLK OUT-）以及電源和地引腳等。每個(gè)引腳都有其特定的功能和作用，工程師在設(shè)計(jì)電路時(shí)需要根據(jù)實(shí)際需求進(jìn)行合理連接。

電纜選擇

在數(shù)據(jù)傳輸過(guò)程中，電纜的選擇至關(guān)重要。建議使用能夠支持差分LVDS對(duì)的電纜，理想情況下，電纜/連接器接口應(yīng)具有恒定的100Ω差分阻抗。同時(shí)，為了保證在接收器處有足夠的數(shù)據(jù)采樣窗口，電纜偏移應(yīng)保持在90ps以下（時(shí)鐘速率為85MHz時(shí)）。常用的電纜類型包括扁平帶狀電纜、柔性電纜、雙絞線和雙同軸電纜等，其中雙同軸電纜在高速和長(zhǎng)距離傳輸中表現(xiàn)最佳。

電路板布局

為了充分發(fā)揮LVDS的降噪和抗EMI優(yōu)勢(shì)，在電路板布局時(shí)需要注意以下幾點(diǎn)：

• 差分線應(yīng)相鄰布線，以消除其他信號(hào)的干擾，并充分利用差分信號(hào)的噪聲抵消特性。
• 盡量保持差分信號(hào)走線長(zhǎng)度相等，減少阻抗不連續(xù)性。
• 避免在信號(hào)線上出現(xiàn)過(guò)多的過(guò)孔和90度拐角，減少反射和串?dāng)_。
• 確保差分走線阻抗與所選物理介質(zhì)的差分阻抗匹配，并與接收器輸入處的終端電阻值一致。
• CHANNEL LINK TxOUT引腳應(yīng)盡量靠近電路板邊緣，減少PCB走線長(zhǎng)度。

端接和去耦

• 端接：在接收器輸入處需要跨接一個(gè)100Ω的終端電阻，以匹配電纜的差分模式特性阻抗。建議使用表面貼裝電阻，并將其盡可能靠近接收器輸入引腳，以減少短截線和有效終止差分線。
• 去耦：為了減少開(kāi)關(guān)噪聲對(duì)性能的影響，建議在每個(gè)VCC和接地平面之間并聯(lián)三個(gè)去耦電容（多層陶瓷類型，表面貼裝形式），電容值分別為0.1μF、0.01μF和0.001μF。

時(shí)鐘抖動(dòng)和電源管理

• 時(shí)鐘抖動(dòng)：DS90CR217使用PLL生成和恢復(fù)通過(guò)LVDS接口傳輸?shù)臅r(shí)鐘。為了確保LVDS時(shí)鐘的低抖動(dòng)，需要保證輸入到發(fā)送器的時(shí)鐘信號(hào)干凈、低噪聲，并對(duì)每個(gè)VCC進(jìn)行單獨(dú)的旁路接地。
• 電源管理：在設(shè)備啟用時(shí)，發(fā)送器輸入時(shí)鐘必須始終存在；如果時(shí)鐘停止，需要使用PWR DWN引腳禁用PLL。同時(shí)，要注意電源的順序和斷電模式，以確保設(shè)備的正常運(yùn)行。

總結(jié)

DS90CR217以其高速傳輸能力、低EMI、低功耗和優(yōu)秀的電氣性能，成為解決高速數(shù)據(jù)傳輸問(wèn)題的理想之選。在實(shí)際應(yīng)用中，只要我們根據(jù)其技術(shù)參數(shù)和應(yīng)用指南進(jìn)行合理的設(shè)計(jì)和布局，就能夠充分發(fā)揮其優(yōu)勢(shì)，實(shí)現(xiàn)高效、穩(wěn)定的數(shù)據(jù)傳輸。作為電子工程師，你在使用類似芯片時(shí)遇到過(guò)哪些問(wèn)題呢？又是如何解決的呢？歡迎在評(píng)論區(qū)分享你的經(jīng)驗(yàn)和見(jiàn)解。