引言

電力產(chǎn)業(yè)的快速發(fā)展推動全世界加強現(xiàn)有電力網(wǎng)的傳輸和配電并且建設新的變電站。微處理器技術的進步和技術支持人員成本的增加是電力公司使用高精度集成自動化系統(tǒng)設計新的自動高壓變電站的主要推動力。

按照電壓高低，變電站可以分為兩類：高壓變電站包括500 kV，330kV和一些220 kV變電站；而220 kV終端變電站、110 kV和35 kV變電站則歸為中、低壓變電站。高壓(傳輸)變電站是大型戶外站。低壓(配電)變電站則為城區(qū)室內(nèi)系統(tǒng)，用來控制城區(qū)高負載密度。日益增強的信號處理技術使得下一代系統(tǒng)的準確度可優(yōu)于0.1%，而目前系統(tǒng)的準確度典型值為0.5 % —— 準確度的提升主要由于采用高性能同時采樣ADC；它們提供了滿足未來系統(tǒng)要求的分辨率和性能。

系統(tǒng)體系結構

圖1示出了一個典型三相測量系統(tǒng)中的波形。每一相功率由一個電流 互感器（CT）和一個電壓互感器（PT）來表示。完整的系統(tǒng)由三相組 成。系統(tǒng)任意時刻平均功率，可以通過對每一互感器器輸出做快速 大量采樣，對采樣數(shù)據(jù)做離散傅立葉變換（DFT）并且完成必要的乘 法和求和運算。

ADC對三個CT和三個PT輸出做32組同時采樣，并將結果保存在 RAM中。然后系統(tǒng)對6路輸出做DFT運算，并且用實部和虛部形式 (A+jB) 表示結果。每一個互感器的幅度和相位信息可按下式計算：

上述方法使用DFT和計算公式可確定單一頻率的系統(tǒng)功率。如果使用 快速傅立葉變換（FFT）代替DFT，可以提供高次諧波和其它高頻分量； 這可以計算系統(tǒng)的其它信息，例如系統(tǒng)損耗或無用噪聲的作用。

系統(tǒng)要求

變電站可能包含幾百個互感器。將待測的電壓和電流值調(diào)節(jié)到±5 V 或±10 V互感器的滿度輸出范圍表示比輸電線的滿度輸出功率能力 大得多。一般，待測的輸電線值（特別是電流）小于互感器滿度范圍 的5%，互感器輸出典型值在±20 mV范圍內(nèi)，超出這個范圍的信號很 少出現(xiàn)；當出現(xiàn)大信號時一般認為系統(tǒng)故障。

準確測量這些小信號需要具有高信噪比（S/N）的高分辨率ADC。采 用的多通道ADC還必須具備同時采樣能力。例如，目前可提供的系統(tǒng) 具有14 bit分辨率能力——AD78651 4通道、14 bit ADC可以接受真正 的雙極性輸入信號，并且提供80 dB SNR。然而，現(xiàn)在對于10 kSPS采 樣速率16 bit分辨率的高性能多通道ADC的需求越來越強烈。為了完 成三相電流和電壓的準確測量，ADC應該具有同時采樣6個通道的 能力，并且必須具有優(yōu)良的SNR測量小信號。當一個系統(tǒng)中使用很多 ADC時，功耗問題也很重要。

滿足以上全部要求的一個例子是AD7656，2它包含6個低功耗、16 bit、250 kSPS逐次逼近（SAR）型ADC。如圖2所示，AD7656采用 iCMOS?工業(yè)CMOS工藝3，它將制造高壓器件的工藝與亞微CMOS工 藝和互補雙極型工藝相結合。iCMOS工藝能夠制造出高電壓工作能 力的高性能模擬IC。與采用傳統(tǒng)的CMOS工藝制造的模擬IC不同， iCMOS器件能夠接受雙極性輸入信號，從而提高了性能，并且大幅度 縮減了功耗和封裝尺寸。

圖2. AD7656包含6個同時采樣ADC、一個參考電壓源、 三個參考緩沖器和一個振蕩器。

如圖3所示， AD7656具有86.6 dB的高 SNR可以提供滿足測量互感器 輸出的交流小信號所需的性能指標。其250 kSPS更新速率有助于簡化 快速數(shù)據(jù)采集所要求的系統(tǒng)設計以實現(xiàn)實時FFT后處理。AD7656可 以直接接受來自互感器的±5 V和±10 V輸出，無需增益或電平變 換——而且每個器件的最大功耗僅為150 mW。當一塊電路板上有許 多通道ADC時，功耗是一項重要考慮。因為有一些系統(tǒng)需要一塊電路 板上有多達128個ADC通道（即22片6通道ADC），所以功耗成為一項 關鍵指標。

圖3. 在輸電線監(jiān)測應用中峰峰噪聲是一項關鍵指標。

AD7656在8192次采樣中，只有6個碼字峰峰值噪聲。

ADC以外的其它因素 一個完整的輸電線測量系統(tǒng)如圖4所示。雖然ADC是系統(tǒng)的核心，但 是在設計一個高性能系統(tǒng)時，其它的許多因素也必須考慮。參考電壓 源和輸入放大器也是系統(tǒng)性能的關鍵因素，隔離問題可能是遠程通 信中還需要考慮的問題。

圖4. 輸電線監(jiān)測系統(tǒng)

ADC參考電壓源考慮

使用ADC內(nèi)置參考電壓源（帶內(nèi)部參考電壓源的器件）還是外部參 考電壓源取根據(jù)系統(tǒng)要求。當一塊電路板上使用多片ADC時，最好使 用外部參考電壓源，因為公共參考電壓源能夠消除不同參考電壓直 接的差別，所以利用比率測量的優(yōu)點。 一般，低漂移參考電壓源對于減少參考電壓源對溫度的敏感性也很 重要。

一些簡單的計算可以幫助我們理解漂移的重要性，并決定是否 采用內(nèi)部參考電壓源。例如，一款10 V滿度輸入的16 bit ADC的具有 152 μV分辨率。AD7656內(nèi)部參考電壓的溫度漂移為25 ppm/℃最大 值（6 ppm/℃典型值）。在50℃溫度范圍內(nèi)，參考電壓漂移達1250 ppm，即12.5 mV。在對漂移要求嚴格的應用中，最后選擇外部低漂 移參考電壓，例如ADR4214（1 ppm/℃）。在50℃溫度范圍內(nèi)，一個1 ppm/℃參考電壓的漂移僅為0.5 mV。

放大器選擇

為輸電線監(jiān)測應用選擇放大器的主要考慮是低噪聲和低失調(diào)電壓。

驅動放大器產(chǎn)生的噪聲必須盡可能低以保證SNR和ADC的轉移噪聲 性能。低噪聲放大器在測量交流小信號時很有用。放大器在全溫度范 圍內(nèi)總的失調(diào)誤差（包括漂移）應該小于所要求的分辨率。OP11775/ OP21776/OP41777系列放大器具有低噪聲性能（8.5 nV/√Hz）和低失調(diào) 漂移。例如，OP1177運算放大器具有60 μV失調(diào)電壓最大值和0.7 μV/℃失調(diào)電壓漂移最大值。在50℃溫度范圍內(nèi)，失調(diào)電壓漂移最大值為 35 μV，所以由于失調(diào)和失調(diào)漂移引起的總誤差小于95 μV或0.0625 LSB。

對于輸電線監(jiān)測應用，功耗可能是重要考慮，特別是測量一塊PCB板 上的128個通道時。OP1177系列放大器通常每只放大器消耗的電源電 流小于400 μA。

下表列出了為輸電線監(jiān)測應用推薦的幾款放大器。

ADC電源設計

ADC需要模擬電源和數(shù)字電源。大多數(shù)系統(tǒng)都具有5 V數(shù)字電源，但 許多系統(tǒng)卻沒有5 V模擬電源。如果模擬電路和數(shù)字電路使用同一個 電源，會將有害的噪聲耦合到系統(tǒng)，通常應該避免這樣的操作。對于 可提供 ±12 V雙極性電源的設計，可使用低成本、低壓差（LDO）穩(wěn) 壓器, 例如ADP333010，產(chǎn)生3 V或5 V優(yōu)質電源，隨著溫度、負載和輸 電線電壓的波動可達到1.4%準確度。

通信

單個變電站中的許多系統(tǒng)需要與遠端主系統(tǒng)控制器通信，通常要保 證電氣隔離。使用發(fā)光二極管（LED）和光電二極管的光耦合解決方 案正在被iCoupler?數(shù)字隔離器11所替代。iCoupler?數(shù)字隔離器使用 芯片級微變壓器，其數(shù)據(jù)傳輸速率是常用高速光耦的2～4倍，功耗 僅為1/50——從而降低了散熱功耗，提高了穩(wěn)定度并且降低了成本。

除了以上優(yōu)點，集成解決方案還能節(jié)省PCB面積并且簡化了布線。 ADuM140212 4通道數(shù)字隔離器支持高達100 MSPS數(shù)據(jù)傳輸速率和 高達2.5 kV額定隔離電壓。

RS-232經(jīng)常被用于連接多個系統(tǒng)，所以每個系統(tǒng)和總線之間的隔離 非常關鍵。數(shù)字隔離器不支持RS-232標準，所以它們不能用在收發(fā) 器和電纜之間；它們只能用在收發(fā)器和本地系統(tǒng)之間。ADuM1402 iCoupler數(shù)字隔離器與ADM232L13 RS-232收發(fā)器和隔離電源配合使 用，可以消除接地環(huán)路，并且可有效地防止浪涌損害。

對于使用RS-485協(xié)議的系統(tǒng)，可以提供ADM248*單片隔離的 RS0-485收發(fā)器（見圖5）。它支持高達20 Mbps數(shù)據(jù)傳輸速率和高達 2.5 kV隔離電壓。

圖5. ADM2486是一款低成本、小封裝帶隔離的RS-485收 發(fā)器。

信號處理 輸電線監(jiān)測應用需要數(shù)字信號處理（DSP）完成復雜的數(shù)學計算。 ADSP-BF53115高性能、低成本、低功耗Blackfin處理器非常適合完成 這些復雜的DFT或FFT計算。

Blackfin16處理器——高集成度系統(tǒng)芯片（SoC）——包含一個CAN 2.0B控制器、一個TWI控制器、兩個UART接口、一個SPI接口、兩個 串行接口（SPORT）、9個通用32 bit定時器（8個帶PWM功能）、一個 實時時鐘、一個監(jiān)視定時器和一個并行外設接口（PPI）。這些外圍設 備提供了該系統(tǒng)多個組成部分與接口之間通信所要求的靈活性。 ADSP-BF53617和ADSP-BF53718 Blackfin處理器都支持IEEE 802.3 10/100 以太網(wǎng)媒體接入控制器（MAC）標準。這是現(xiàn)在滿足許多輸電 線監(jiān)測系統(tǒng)要求的標準。

實際設計考慮

當設計PCB板時，ADC的位置和布局應該做特別考慮。模擬電路和 數(shù)字電路應當彼此分開，并且應該限定在PCB的某個區(qū)域內(nèi)。至少應 該使用一個接地平面。避免在ADC下走數(shù)字線，因為數(shù)字線會將噪 聲耦合到ADC管芯。允許模擬接地平面在AD7656下布線以避免噪 聲耦合。時鐘和其它高速開關信號應該用數(shù)字地屏蔽，避免將數(shù)字 噪聲輻射到電路板的其它部分；高速開關信號決不能靠近模擬信號 線路。模擬信號和數(shù)字信號線應當避免交叉。PCB上不同的相鄰層的 印制線彼此間應當成直角以減少饋通影響。

進入ADC的電源線應當使用盡可能粗的印制線，以降低線路阻抗，并 且減少電源線尖峰毛刺的影響。AD7656電源引腳與PCB板上電源印 制線之間應該有良好的歐姆接觸；每個電源引腳應當使用單個過孔 或多個過孔。良好的去耦對于降低接到AD7656的電源阻抗以及減小 電源尖峰幅度影響也很重要。所有的電源引腳都應該連接并聯(lián)去耦 電容（一般為100 nF和10 μV），電容應盡可能靠近——最好直接連接 到——電源引腳及相應接地引腳。

結論

全世界電力需求日益增長正在推動輸電線和輸電線變電站數(shù)目的增 加。隨著對自動監(jiān)測和故障檢測系統(tǒng)的要求越來越高，使用具有大量 通道的系統(tǒng)將成為一種趨勢。當在每塊PCB使用多個ADC時，雖然可 以有效地利用PCB面積但功耗問題卻變得至關重要，因為系統(tǒng)設計工 程師要努力降低成本，同時還要提高系統(tǒng)的性能。

使用高性能ADC（例如AD7656）可以提高系統(tǒng)性能。利用AD7656具有 6通道和16 bit分辨率及其低功耗、高SNR和小封裝組合優(yōu)勢滿足下一 代輸電線監(jiān)測系統(tǒng)設計的需求。