講者： 沈里正博士，環(huán)旭電子微小化技術(shù)中心 (MCC) AVP

近期在 IMPACT 2025 研討會上，USI 環(huán)旭電子的沈里正博士受邀擔任主題講者，分享了針對高效能運算（HPC）的技術(shù)實踐路徑 。面對 AI 伺服器對算力的渴求，我們認為「電力傳輸 (Power Delivery)」已不再是配角，而是決定 AI 發(fā)展速度的關(guān)鍵燃料 。本文將深入解析 USI 環(huán)旭電子如何透過先進的模組化 (Modulization) 與 微小化 (Miniaturization) 制程技術(shù)，突破物理空間限制，實現(xiàn)下一代 AI 基礎(chǔ)設(shè)施所需的高效能電力解決方案 。

為何「電力傳輸」成為 AI 發(fā)展的隱形天花板？

在生成式 AI 的時代，算力需求呈現(xiàn)指數(shù)級爆發(fā)，這導(dǎo)致晶片的熱設(shè)計功耗（TDP）急劇攀升。許多人關(guān)注運算速度，但對于產(chǎn)業(yè)而言，理解「能源渴求 (Energy Eagerness)」是洞察硬體趨勢的第一步。根據(jù)我們的分析，主流 GPU 的功耗增長趨勢如下：

Nvidia 架構(gòu)： 從 H100 的 700W (SXM) 到下一代 Blackwell (B200) 的 1,200W，再到未來 Rubin 平臺預(yù)計突破 2,000W 甚至更高，短短數(shù)年間功耗需求成長了數(shù)倍。

AMD 與 Intel 架構(gòu)： 同樣呈現(xiàn)陡峭的上升曲線，AMD MI355X 預(yù)計達到 1,400W，Intel Gaudi 3 亦大幅提升至 900W。

核心問題：在資料中心機柜尺寸（X、Y、Z 軸）固定的前提下，我們要如何塞入倍增的電力需求？這就像是將汽車的功能塞進智慧型手機的大小，既要極致的效能，又受限于有限的空間。

Fig 1. 傳統(tǒng)板端電源效率提升方案

傳統(tǒng)透過更換低損耗元件（如 Power Stage 或電感）僅能帶來約 2% 的效率提升，面對翻倍的功耗需求，我們必須尋求更激進的架構(gòu)改變。

如何實現(xiàn)「垂直供電 (Vertical Power Delivery)」

為了滿足空間與效率的雙重需求，電源架構(gòu)從橫向 (Lateral) 轉(zhuǎn)向 垂直 (Vertical) 已成為業(yè)界共識 。USI 的研發(fā)重點在于如何透過封裝與模組化技術(shù)，促使這一架構(gòu)轉(zhuǎn)型得以落地實踐 。

Fig 2. 橫向供電與垂直供電的對比圖

相較于傳統(tǒng)的并排式（Side-by-Side）布局，透過垂直供電架構(gòu)的實踐，可達成以下突破（數(shù)據(jù)來源參考 ASE 測試結(jié)果，如下圖說明）：

大幅降低傳輸損耗： 由于電流傳輸路徑大幅縮短，傳輸損耗 (Transmission Loss) 可從傳統(tǒng)的 12% 降至約 6%，損耗減少幅度達 50% 以上 。

顯著提升功率密度： 透過 3D 堆疊與埋入式技術(shù)，功率密度可從 0.4 A/mm2 提升至 0.6 A/mm2，單位面積的供電能力增加了 50% 。

Fig. 3垂直整合之穩(wěn)壓模組

核心技術(shù)解析：電源模組(Power Block) 模組化技術(shù)

在技術(shù)實作層面，USI 的策略核心在于對電源模組(Power Block) 進行結(jié)構(gòu)優(yōu)化與制造創(chuàng)新 。我們不僅是組裝，更深入元件內(nèi)部的結(jié)構(gòu)設(shè)計，將電感、電容、功率場效電晶體、與驅(qū)動器整合為單一的高密度模組 。

Fig 4. Power Block 的 3D 結(jié)構(gòu)

微小化的挑戰(zhàn)與實踐：為了適應(yīng)更密集的伺服器排列，模組厚度必須不斷壓縮。從過去的 8mm 到 5mm，USI 目前正挑戰(zhàn) 4mm 的極限厚度。

3D 結(jié)構(gòu)優(yōu)化： 我們利用合金銅夾 (Metal Clip) 和排針 (Pin Header) 建立垂直互連，取代占空間的傳統(tǒng)布線 。

散熱與接地處理： 針對 PMIC 的 QFN 封裝接地與散熱需求，可采用晶片內(nèi)埋或低氣泡孔隙接合制程技術(shù)，確保在大電流運作下的熱穩(wěn)定性 。

Fig 5. 資料中心電供模組發(fā)展趨勢

未來趨勢預(yù)測：800V 高壓直流與 IVR 整合

1. 轉(zhuǎn)向 800V 高壓直流 (HVDC)

針對資料中心的未來架構(gòu)，USI 還旭電子與日月光半導(dǎo)體正在布局下一階段的技術(shù)藍圖。隨著單機柜功耗從 100kW 邁向 1MW，傳統(tǒng)的 48V 配電架構(gòu)面臨巨大挑戰(zhàn)。我們正積極開發(fā)支援 800V DC 的電源模組。

物理原理：根據(jù) P = IV 與 Ploss = I2R，提高電壓可顯著降低電流，進而大幅減少傳輸過程中的熱損耗。

輕量化優(yōu)勢： 低電流允許使用更細的銅纜，解決了目前 AI 伺服器機柜因大量粗銅纜而過重的結(jié)構(gòu)性問題。

Fig 6. 800V 直流配電架構(gòu)圖

2. 整合式穩(wěn)壓器 (IVR)

展望更長遠的未來，電力傳輸將進一步整合至晶片內(nèi)部的硅中介層 (CoWoS) 中。USI作為模組化技術(shù)的領(lǐng)導(dǎo)者，正扮演著連接「板級電源」與「晶片級電源 (IVR)」的關(guān)鍵橋梁，提供從 48V 到 1V 的完整轉(zhuǎn)換方案。

攜手關(guān)鍵伙伴，打破效能高墻

沈博士的演講將 USI環(huán)旭電子定位為關(guān)鍵 AI 基礎(chǔ)設(shè)施的共同開發(fā)者，而不僅僅是組裝商。USI環(huán)旭電子擁有業(yè)界最全面的「工具箱 (Toolbox)」，涵蓋從晶片封裝、模組設(shè)計到系統(tǒng)組裝的端到端能力，包含多項關(guān)鍵技術(shù)優(yōu)勢：

端到端整合能力： 與專注于單一階段的競爭對手不同，USI 跨足整個價值鏈：從系統(tǒng)封裝、模組設(shè)計到系統(tǒng)整合。這使得 USI 能夠從整體上優(yōu)化電力傳輸，在模組層級解決問題，從而解決系統(tǒng)層級的限制。

微小化技術(shù)的領(lǐng)導(dǎo)地位 (3D SiP)： USI 在埋入式被動元件和先進模塑方面擁有經(jīng)過驗證的專業(yè)知識。

散熱與訊號完整性專業(yè)： 透過掌握「電源模塊」，USI 更加能夠為雙重挑戰(zhàn)提供解法：從日益密集的叢集中散熱，并確保向敏感的處理器提供純凈的電力。

總結(jié)來說，隨著 AI 晶片變得更大、更強，支援它們的元件必須變得更小、更聰明且更整合。USI環(huán)旭電子正站在這場「高效能微小化」革命的最前線。