Cadence 與三星電子晶圓代工廠、Arm 等合作伙伴建立戰(zhàn)略合作關(guān)系，基于Cadence物理 AI 小芯片平臺，可交付經(jīng)過預(yù)驗證的小芯片解決方案

中國上海，2026 年 1 月 7 日—楷登電子（美國 Cadence 公司，NASDAQ：CDNS）今日宣布推出從設(shè)計規(guī)范到封裝部件的完整小芯片生態(tài)系統(tǒng)，助力客戶開發(fā)面向物理 AI、數(shù)據(jù)中心及高性能計算 (HPC) 應(yīng)用的小芯片，旨在降低工程設(shè)計復(fù)雜度，縮短產(chǎn)品上市周期。首批與 Cadence 建立合作關(guān)系的 IP 合作伙伴包括 Arm、Arteris、eMemory、M31 Technology、Silicon Creations、Trilinear Technologies 以及芯片分析合作伙伴 proteanTecs。為幫助客戶降低風(fēng)險并簡化應(yīng)用流程，Cadence 攜手三星電子晶圓代工廠，基于三星晶圓代工廠的 SF5A 工藝，打造 Cadence物理 AI 小芯片平臺的芯片原型演示方案，其中包含預(yù)集成的合作伙伴 IP。

憑借雙方長期以來的緊密合作，Cadence 與 Arm 攜手加速推進(jìn)物理與基礎(chǔ)設(shè)施 AI 應(yīng)用領(lǐng)域的創(chuàng)新。Cadence 將整合先進(jìn)的 ArmZenaCompute Subsystem (CSS) 及其他關(guān)鍵 IP，進(jìn)一步提升其物理 AI 小芯片平臺與小芯片架構(gòu)。全新 Cadence 解決方案既能滿足汽車、機(jī)器人及無人機(jī)領(lǐng)域?qū)ο乱淮吘?AI 處理的嚴(yán)苛需求，又可適配數(shù)據(jù)中心、云計算及 HPC 應(yīng)用對標(biāo)準(zhǔn) I/O 與內(nèi)存小芯片的需求。此次合作不僅簡化了工程設(shè)計復(fù)雜度，更為客戶開辟了一條低風(fēng)險的先進(jìn)小芯片應(yīng)用路徑，為構(gòu)建更智能、更安全且更高效的系統(tǒng)鋪平道路。

Cadence 計算解決方案事業(yè)部副總裁 David Glasco 表示：“Cadence 推出全新的小芯片生態(tài)系統(tǒng)，標(biāo)志著小芯片技術(shù)發(fā)展的一個重要里程碑。隨著設(shè)計復(fù)雜度持續(xù)攀升，構(gòu)建基于多芯片和小芯片的架構(gòu)已成為提升性能與成本效益的關(guān)鍵。Cadence 的小芯片解決方案能夠優(yōu)化成本，同時提供靈活的定制化服務(wù)，實現(xiàn)可配置性。依托公司在 IP 與 SoC 設(shè)計領(lǐng)域的深厚積累，并結(jié)合強大合作伙伴生態(tài)系統(tǒng)中已預(yù)先集成并驗證的 IP ，Cadence 正加速推進(jìn)小芯片解決方案的開發(fā)進(jìn)程，幫助客戶降低風(fēng)險，提振部署信心，快速實現(xiàn)其小芯片戰(zhàn)略目標(biāo)。”

Cadence 構(gòu)建了一套由設(shè)計規(guī)范驅(qū)動的自動化流程，用于生成小芯片框架架構(gòu)，這些架構(gòu)集成 Cadence IP 與第三方合作伙伴 IP ，并融合小芯片管理、安全及可靠性特性，所有功能均由先進(jìn)軟件提供支持。生成的 EDA 工具流程可與 Cadence XceliumLogic Simulator 無縫協(xié)同仿真，并支持與 Cadence PalladiumZ3 Enterprise Emulation Platform 高效仿真，同時物理設(shè)計流程采用實時反饋機(jī)制，有助實現(xiàn)高效的布局布線循環(huán)。最終形成的小芯片架構(gòu)符合行業(yè)標(biāo)準(zhǔn)，確保在小芯片生態(tài)系統(tǒng)中具備廣泛的互操作性，與 Arm 小芯片系統(tǒng)架構(gòu)及未來 OCP 基礎(chǔ)小芯片系統(tǒng)架構(gòu)兼容。Cadence 的 Universal Chiplet Interconnect Express(UCIe) IP 提供行業(yè)標(biāo)準(zhǔn)的芯片間互連，其全面的協(xié)議 IP 組合支持快速集成 LPDDR6/5X、DDR5-MRDIMM、PCI Express(PCIe) 7.0、HBM4 等前沿接口。

作為 Cadence 物理 AI 小芯片平臺的組成部分，基準(zhǔn)系統(tǒng)小芯片已集成 Cadence 小芯片框架、UCIe 32G 及 LPDDR5X IP，其早期原型已經(jīng)過全面的硅驗證。

合作伙伴推薦語錄

Arm 物理 AI 事業(yè)部產(chǎn)品與解決方案副總裁Suraj Gajendra：“隨著汽車、機(jī)器人等新興應(yīng)用領(lǐng)域的算力需求激增，業(yè)界正迫切尋求可擴(kuò)展的解決方案，以實現(xiàn)更高性能、更優(yōu)能效并滿足功能安全要求的設(shè)計。Cadence 的小芯片平臺搭載 Arm Zena CSS 技術(shù)，可滿足新一代智能系統(tǒng)的需求，推動物理 AI 領(lǐng)域發(fā)展，加速小芯片應(yīng)用，并幫助客戶降低設(shè)計復(fù)雜度?！?/p>

Arteris 戰(zhàn)略營銷副總裁Guillaume Boillet：“Arteris 的片上網(wǎng)絡(luò) IP 產(chǎn)品（包括 Ncore 和 FlexNoC）始終處于創(chuàng)新前沿，我們很高興能夠為 Cadence 物理 AI 小芯片平臺及小芯片框架提供技術(shù)支撐。我們與 Cadence 協(xié)作，為新一代多芯片系統(tǒng)提供高帶寬、可擴(kuò)展且經(jīng)過量產(chǎn)驗證的互連技術(shù)，提振客戶對小芯片架構(gòu)的信心。”

eMemory 董事長Charles Hsu：“eMemory 的增強型 OTP 產(chǎn)品與 Cadence 小芯片框架中的 SecuryzrRoot of Trust 形成有力互補。作為非易失性存儲技術(shù)領(lǐng)域的領(lǐng)先供應(yīng)商，eMemory 將其領(lǐng)先技術(shù)與 Cadence 的安全子系統(tǒng)相結(jié)合，共同打造出物理 AI 小芯片平臺。該平臺不僅具備安全存儲功能，更可實現(xiàn)長生命周期密鑰管理，進(jìn)一步強化 Cadence 為先進(jìn)小芯片設(shè)計所打造的堅實硬件基礎(chǔ)，確保芯片間的通信安全與可靠性?！?/p>

M31 科技首席執(zhí)行官Scott Chang：“M31 非常自豪能夠成為 Cadence 不斷擴(kuò)展的小芯片生態(tài)系統(tǒng)的重要貢獻(xiàn)者，持續(xù)推進(jìn)前沿工藝節(jié)點的接口 IP 研發(fā)，并跟進(jìn)最新 MIPI 標(biāo)準(zhǔn)。憑借成熟的汽車級 IP 及十余年支持高容量消費類應(yīng)用的經(jīng)驗，M31 提供世界級的 MIPI PHY 接口 IP，助力客戶加速實現(xiàn)先進(jìn)的芯片解決方案，并支持靈活的 MIPI CSI 與 DSI 集成。”

proteanTecs 業(yè)務(wù)發(fā)展副總裁Ziv Paz：“我們非常高興能與 Cadence 合作開發(fā)其小芯片平臺，將 proteanTecs 遙測技術(shù)嵌入各類小芯片中。雙方攜手打造安全、可靠、高能效的物理 AI 解決方案，精準(zhǔn)匹配新一代計算需求。這一深度合作為汽車及自動駕駛應(yīng)用領(lǐng)域開發(fā)先進(jìn) SoC 和系統(tǒng)的客戶創(chuàng)造了切實的價值?！?/p>

三星電子晶圓代工技術(shù)規(guī)劃副總裁Taejoong Song：“我們很高興與 Cadence 攜手合作，共同展示三星 SF5A 技術(shù)的競爭優(yōu)勢。依托這一值得信賴的合作伙伴關(guān)系，我們期待能夠成功拓展從設(shè)計規(guī)范到封裝部件的完整小芯片生態(tài)系統(tǒng)，助力客戶加速實現(xiàn)可靠路徑，為物理 AI 應(yīng)用（包括新一代汽車設(shè)計）提供領(lǐng)先的芯片解決方案?！?/p>

Silicon Creations PLL 產(chǎn)品線開發(fā)總監(jiān)Pawel Banachowicz：“作為 Cadence 的長期合作伙伴，我們非常高興能夠通過從設(shè)計規(guī)范到封裝部件的小芯片計劃，進(jìn)一步深化雙方的合作。在過去的十五年里，我們已為 Cadence 開發(fā)并交付了逾百款定制 PLL，覆蓋多家領(lǐng)先晶圓代工廠的工藝。在此合作過程中，我們始終提供高性能、低抖動 PLL 及專業(yè)時鐘解決方案。我們很高興能夠進(jìn)一步拓展合作，共同加速下一代基于小芯片的設(shè)計?！?/p>

Trilinear Technologies 首席執(zhí)行官Carl Ruggiero：“Trilinear Technologies 很高興能為這項創(chuàng)新計劃提供先進(jìn)的 DisplayPort IP。通過與 Cadence 的合作，我們得以推動高性能視頻連接技術(shù)的發(fā)展，同時為小芯片生態(tài)系統(tǒng)提供面向未來的靈活顯示解決方案。”

關(guān)于 Cadence

Cadence 是 AI 和數(shù)字孿生領(lǐng)域的市場領(lǐng)導(dǎo)者，率先使用計算軟件加速從硅片到系統(tǒng)的工程設(shè)計創(chuàng)新。我們的設(shè)計解決方案基于 Cadence 的 Intelligent System Design戰(zhàn)略，可幫助全球領(lǐng)先的半導(dǎo)體和系統(tǒng)公司構(gòu)建下一代產(chǎn)品（從芯片到全機(jī)電系統(tǒng)），服務(wù)超大規(guī)模計算、移動通信、汽車、航空航天、工業(yè)、生命科學(xué)和機(jī)器人等領(lǐng)域。2024 年，Cadence 榮登《華爾街日報》評選的“全球最佳管理成效公司 100 強”榜單。Cadence 解決方案提供無限機(jī)會。如需了解更多信息，請訪問公司網(wǎng)站：www.cadence.com。

2025 Cadence Design Systems, Inc. 版權(quán)所有。在全球范圍保留所有權(quán)利。Cadence、Cadence 徽標(biāo)和 www.cadence.com/go/trademarks 中列出的其他 Cadence 標(biāo)志均為 Cadence Design Systems, Inc. 的商標(biāo)或注冊商標(biāo)。Arm 和 Zena 是 Arm Limited（或其子公司）在美國和/或其他國家/地區(qū)的注冊商標(biāo)或商標(biāo)。PCI Express 和 PCIe 是 PCI-SIG 的注冊商標(biāo)。 Universal Chiplet Interconnect Express 和與 UCIe 是 UCIe Consortium 的商標(biāo)。所有其他標(biāo)識均為其各自所有者的資產(chǎn)。