深度解析DS90LV018A：高性能LVDS單CMOS差分線接收器

在高速數(shù)據(jù)傳輸?shù)碾娮釉O(shè)計領(lǐng)域，低功耗、低噪聲和高數(shù)據(jù)速率是永恒的追求。今天，我們就來詳細探討德州儀器（TI）的DS90LV018A 3V LVDS單CMOS差分線接收器，看看它是如何滿足這些需求的。

文件下載：DS90LV018ATMX NOPB.pdf

一、產(chǎn)品特性亮點

高速與精準(zhǔn)

DS90LV018A具備超過400 Mbps（200 MHz）的切換速率，能夠輕松應(yīng)對高速數(shù)據(jù)傳輸?shù)奶魬?zhàn)。同時，其典型的50 ps差分偏斜和最大2.5 ns的傳播延遲，保證了信號的精準(zhǔn)傳輸，減少了數(shù)據(jù)失真的風(fēng)險。

低功耗設(shè)計

該接收器采用3.3V電源設(shè)計，靜態(tài)功耗僅為18mW，非常適合對功耗要求較高的應(yīng)用場景。而且它還能與現(xiàn)有的5V LVDS網(wǎng)絡(luò)互操作，增加了其兼容性和適用性。

信號處理與保護

它能夠接受小擺幅（典型值350 mV）的差分信號電平，并支持開路、短路和終端輸入的故障安全功能，確保在各種異常情況下都能穩(wěn)定工作。此外，它還符合ANSI/TIA/EIA - 644標(biāo)準(zhǔn)，具有工業(yè)溫度工作范圍（?40°C至 +85°C），并提供SOIC封裝，方便進行PCB布局。

二、工作原理與功能

DS90LV018A利用低壓差分信號（LVDS）技術(shù)，將低電壓（典型值350 mV）的差分輸入信號轉(zhuǎn)換為3V CMOS輸出電平。其內(nèi)部的故障安全電路設(shè)計巧妙，當(dāng)輸入出現(xiàn)開路、短路或終端連接等故障情況時，接收器輸出將保持高電平，為系統(tǒng)提供了可靠的保護。

從功能圖和真值表可以看出，當(dāng)差分輸入電壓 (V{ID}) 大于等于0.1V時，輸出為高電平；當(dāng) (V{ID}) 小于等于 - 0.1V時，輸出為低電平。在全故障安全模式下，無論輸入是開路、短路還是終端連接，輸出都為高電平。

三、電氣與開關(guān)特性

電氣特性

在不同的電源電壓和工作溫度范圍內(nèi)，DS90LV018A展現(xiàn)出了穩(wěn)定的電氣性能。例如，其差分輸入高閾值 (V{TH}) 典型值為 +100 mV，低閾值 (V{TL}) 典型值為 - 100 mV；輸入電流 (I{IN}) 在不同條件下也有明確的范圍。輸出高電壓 (V{OH}) 和低電壓 (V_{OL}) 也能在特定負(fù)載和輸入條件下保持穩(wěn)定。

開關(guān)特性

開關(guān)特性方面，在 (V{CC}= +3.3 V ± 10 %) 和 (T{A}=-40^{circ} C) 至 +85°C的條件下，差分傳播延遲高到低（(t{PHLD})）典型值為1.6 ns，低到高（(t{PLHD})）典型值為1.7 ns，差分脈沖偏斜（(t{SKD1})）典型值為50 ps。最大工作頻率 (f{MAX}) 典型值為250 MHz，能夠滿足高速數(shù)據(jù)傳輸?shù)囊蟆?/p>

四、應(yīng)用與設(shè)計要點

典型應(yīng)用

DS90LV018A主要用于點對點配置的高速數(shù)據(jù)傳輸，如在平衡系統(tǒng)中，它可以與任何LVDS驅(qū)動器配合使用，實現(xiàn)數(shù)據(jù)的可靠傳輸。通過平衡介質(zhì)（如標(biāo)準(zhǔn)雙絞線電纜、平行電纜或PCB走線）連接驅(qū)動器和接收器，能夠提供干凈的信號環(huán)境。

設(shè)計要點

1. 電源去耦：必須在電源引腳上使用旁路電容，建議使用0.1μF和0.001μF的高頻陶瓷電容并聯(lián)，并將最小電容值的電容靠近器件電源引腳。在印刷電路板上分散放置額外的電容可以提高去耦效果，同時使用多個過孔將去耦電容連接到電源平面。在印刷電路板的電源入口處，應(yīng)連接一個10μF（35V）或更大的固體鉭電容。
2. PCB布局：使用至少4層PCB板，將LVDS信號、地、電源和TTL信號分開布局，避免TTL信號耦合到LVDS線上。盡量將驅(qū)動器和接收器靠近LVDS端口側(cè)的連接器。
3. 差分走線：使用受控阻抗走線，使其與傳輸介質(zhì)和終端電阻的差分阻抗匹配。差分對走線應(yīng)盡量靠近，短截線長度應(yīng)小于10 mm，以減少反射和確保噪聲以共模形式耦合。同時，要匹配走線之間的電氣長度，減少偏斜，避免90°轉(zhuǎn)彎，可使用圓弧或45°斜角。
4. 終端匹配：使用一個90Ω至130Ω的終端電阻，最好是表面貼裝的1% - 2%電阻。將電阻連接在接收器端的差分對上，并盡量減少PCB短截線、元件引腳和終端到接收器輸入的距離，距離應(yīng)小于10 mm（最大12 mm）。
5. 故障安全功能：DS90LV018A的內(nèi)部故障安全電路能為浮動、終端或短路的接收器輸入提供保護。在高噪聲環(huán)境下，可以使用外部5kΩ至15kΩ的上拉和下拉電阻來增強故障安全功能，并將共模偏置點設(shè)置為約1.2V（小于1.75V）。
6. 探測與線纜選擇：探測LVDS傳輸線時，應(yīng)使用高阻抗（>100 kΩ）、低電容（<2 pF）的示波器探頭和寬帶寬（1 GHz）的示波器。選擇LVDS線纜和連接器時，要使用受控阻抗介質(zhì)，平衡電纜（如雙絞線）通常比非平衡電纜更適合減少噪聲和提高信號質(zhì)量。對于距離小于0.5M的情況，大多數(shù)電纜都能有效工作；對于0.5M ≤ d ≤ 10M的距離，CAT 3雙絞線電纜是一個不錯的選擇。

五、總結(jié)與思考

DS90LV018A作為一款高性能的LVDS單CMOS差分線接收器，在高速數(shù)據(jù)傳輸領(lǐng)域具有顯著的優(yōu)勢。其低功耗、高速度、精準(zhǔn)的信號處理和可靠的故障安全功能，使其成為眾多應(yīng)用的理想選擇。

在實際設(shè)計中，我們需要充分考慮其電氣和開關(guān)特性，以及PCB布局、終端匹配等設(shè)計要點，以確保系統(tǒng)的穩(wěn)定性和可靠性。同時，我們也可以思考如何進一步優(yōu)化這些設(shè)計，以適應(yīng)不同的應(yīng)用場景和更高的性能要求。例如，在更高噪聲環(huán)境下如何更好地發(fā)揮故障安全功能，以及如何在更小的空間內(nèi)實現(xiàn)更高效的PCB布局等。希望通過這篇文章，能為電子工程師們在使用DS90LV018A進行設(shè)計時提供一些有益的參考。