聚焦MAX22700 - MAX22702：超高性能隔離柵極驅(qū)動(dòng)器技術(shù)解析

在電力電子、工業(yè)控制以及新能源等領(lǐng)域中，隔離柵極驅(qū)動(dòng)器扮演著至關(guān)重要的角色。它是連接控制電路與功率電路的關(guān)鍵橋梁，對(duì)于實(shí)現(xiàn)高效、穩(wěn)定且安全的功率轉(zhuǎn)換和電機(jī)驅(qū)動(dòng)起到了核心作用。今天，我們就來(lái)深入剖析Analog Devices推出的超高性能隔離柵極驅(qū)動(dòng)器系列——MAX22700 - MAX22702。

文件下載：MAX22701E.pdf

總體概述

卓越性能，優(yōu)勢(shì)顯著

MAX22700 - MAX22702 是單通道隔離柵極驅(qū)動(dòng)器家族，以其高達(dá) 300kV/μs（典型值）的超高高共模瞬態(tài)抗擾度（CMTI）脫穎而出。它采用 Maxim 專有工藝技術(shù)實(shí)現(xiàn)集成數(shù)字電流隔離，在抗干擾和溫度穩(wěn)定性方面表現(xiàn)卓越，能在不同應(yīng)用場(chǎng)景中保持穩(wěn)定的性能。

靈活多樣，適配多元

該系列提供不同的輸出選項(xiàng)，如 MAX22700 的柵極驅(qū)動(dòng)器公共引腳 GNDB、MAX22701 的米勒鉗位以及 MAX22702 的可調(diào)欠壓鎖定（UVLO）。輸入配置也有差分（D 版本）或單端（E 版本）可選，能滿足廣泛的應(yīng)用需求。

強(qiáng)效隔離，保障安全

具備出色的電氣隔離性能，8 引腳窄體 SOIC 封裝可承受 3kVRMS 電壓長(zhǎng)達(dá) 60 秒，8 引腳寬體 SOIC 封裝更是可承受 5kVRMS 電壓 60 秒。這能有效阻斷高電壓/高電流瞬變，保護(hù)系統(tǒng)安全，適用于多種對(duì)電氣隔離有嚴(yán)格要求的場(chǎng)合。

精準(zhǔn)匹配，高效運(yùn)行

支持最小脈沖寬度 20ns，最大脈沖寬度失真僅 2ns。在 +25°C 環(huán)境溫度下，器件間傳播延遲匹配在 2ns 以內(nèi)，在 -40°C 至 +125°C 工作溫度范圍內(nèi)，也能保證在 5ns 以內(nèi)，有效減少功率晶體管的死區(qū)時(shí)間，提高整體效率。

技術(shù)特點(diǎn)剖析

輸出驅(qū)動(dòng)級(jí)：獨(dú)特結(jié)構(gòu)，高效開關(guān)

MAX22700 - MAX22702 的輸出驅(qū)動(dòng)級(jí)采用了獨(dú)特的上拉和下拉結(jié)構(gòu)設(shè)計(jì)。上拉結(jié)構(gòu)由一個(gè)并聯(lián)的 PMOS 晶體管和 NMOS 晶體管組成。PMOS 晶體管的最大導(dǎo)通電阻（RDSON）為 4.5Ω，而 NMOS 晶體管在輸出從低到高轉(zhuǎn)換期間僅短暫導(dǎo)通，為器件提供快速導(dǎo)通所需的升壓電流。由于 NMOS 晶體管的導(dǎo)通電阻遠(yuǎn)低于 PMOS 晶體管，這種并聯(lián)組合使得輸出在從低到高轉(zhuǎn)換時(shí)能夠?qū)崿F(xiàn)更快速的導(dǎo)通。

下拉結(jié)構(gòu)由一個(gè) NMOS 晶體管組成。在 MAX22700 和 MAX22702 中，該 NMOS 晶體管的最大導(dǎo)通電阻為 1.25Ω，而在 MAX22701 中為 2.5Ω。特別是在 MAX22701 中，當(dāng) OUT 和 CLAMP 引腳都連接到外部功率晶體管的柵極時(shí)，會(huì)額外并聯(lián)一個(gè) NMOS 晶體管到下拉 NMOS 晶體管上。這一設(shè)計(jì)通過(guò)為 VSSB 提供額外的低阻抗路徑，有效防止了外部功率晶體管的誤導(dǎo)通，提高了系統(tǒng)的可靠性。

數(shù)字隔離：可靠隔離，穩(wěn)定傳輸

該系列器件為兩個(gè)接地域之間傳輸?shù)?a target="_blank">數(shù)字信號(hào)提供基本的電流隔離，并能有效阻擋高電壓/高電流瞬變。窄體 SOIC 封裝的器件可承受高達(dá) 3kVRMS 的電壓差長(zhǎng)達(dá) 60 秒，并能實(shí)現(xiàn)高達(dá) 848VPEAK 的連續(xù)隔離；寬體 SOIC 封裝的器件則可承受高達(dá) 5kVRMS 的電壓差 60 秒，連續(xù)隔離能力可達(dá) 1200VPEAK。

器件擁有兩個(gè)電源輸入（VDDA 和 VDDB），可獨(dú)立設(shè)置器件兩側(cè)的邏輯電平。VDDA 和 VDDB 分別參考 GNDA 和 VSSB，邏輯輸入和輸出電平與相關(guān)電源域中使用的電源電壓相匹配。兩個(gè)電源域之間的接地電位差在長(zhǎng)時(shí)間內(nèi)可高達(dá) VIOWM，并能承受高達(dá) 5kV 的浪涌電壓。即使在差分接地電位變化高達(dá) 300kV/μs（典型值）的情況下，也能確保數(shù)據(jù)傳輸?shù)耐暾浴?/p>

單向通道與主動(dòng)下拉：防止誤觸發(fā)，保障安全

MAX22700 - MAX22702 具有單向通道，數(shù)據(jù)只能沿一個(gè)方向傳輸。輸出驅(qū)動(dòng)中的兩個(gè)內(nèi)部晶體管配置為推挽操作，并具備主動(dòng)下拉功能。當(dāng)電源的任一側(cè)處于欠壓鎖定（UVLO）狀態(tài)時(shí)，該功能可關(guān)閉外部功率晶體管，有效防止外部功率晶體管在啟動(dòng)或 UVLO 期間誤導(dǎo)通，為系統(tǒng)的安全運(yùn)行提供了有力保障。

INN 與 EN 功能：靈活控制，抗干擾強(qiáng)

MAX2270_D 版本采用差分 PWM 輸入（INP 和 INN），這種差分輸入方式能夠有效抑制輸入干擾，防止輸出誤觸發(fā)。當(dāng)檢測(cè)到任一輸入上有干擾信號(hào)時(shí)，輸出會(huì)保持前一個(gè)值，確保輸出的穩(wěn)定性。

MAX2270_E 版本則采用單端輸入（IN）和低電平有效輸入使能（EN）。EN 引腳可使輸出（OUT）快速設(shè)置為邏輯低電平，從而關(guān)閉外部功率晶體管。輸出將保持邏輯低電平，直到 PWM 輸入（IN）接收到邏輯高電平信號(hào)，實(shí)現(xiàn)了對(duì)外部功率晶體管的靈活控制。

欠壓鎖定（UVLO）：實(shí)時(shí)監(jiān)控，自動(dòng)保護(hù)

器件內(nèi)部對(duì) VDDA 和 VDDB 電源進(jìn)行實(shí)時(shí)監(jiān)控，以檢測(cè)欠壓情況。欠壓事件可能在電源上電、斷電或正常運(yùn)行期間因電源電壓下降而發(fā)生。一旦檢測(cè)到任一電源出現(xiàn)欠壓情況，輸出將被設(shè)置為邏輯低電平（默認(rèn)狀態(tài)），無(wú)論 MAX22700 - MAX22702 的輸入狀態(tài)如何，都會(huì)關(guān)閉外部功率晶體管，從而保護(hù)系統(tǒng)免受欠壓影響。B 側(cè) UVLO 還配備了內(nèi)部濾波器，能夠有效抑制任何持續(xù)時(shí)間小于 32μs（典型值）的 VDDB 干擾。

熱關(guān)斷：過(guò)熱保護(hù)，延長(zhǎng)壽命

MAX22700 - MAX22702 在設(shè)計(jì)合理的多層 PCB 上，可在高達(dá) +125°C 的環(huán)境溫度下正常工作。然而，在更高電壓或重負(fù)載輸出條件下運(yùn)行時(shí)，器件的結(jié)溫和功耗會(huì)增加，從而降低最大允許工作溫度。當(dāng)器件的結(jié)溫超過(guò) +160°C（典型值）時(shí)，器件將進(jìn)入熱關(guān)斷狀態(tài)。在熱關(guān)斷期間，無(wú)論 MAX22700 - MAX22702 的輸入狀態(tài)如何，輸出都將被設(shè)置為邏輯低電平，以關(guān)閉外部功率晶體管，避免器件因過(guò)熱而損壞，延長(zhǎng)器件的使用壽命。

主動(dòng)米勒鉗位（僅 MAX22701）：抑制誤觸發(fā)，穩(wěn)定運(yùn)行

MAX22701 配備了主動(dòng)米勒鉗位功能，可有效防止由米勒電流引起的外部功率晶體管誤導(dǎo)通。當(dāng)外部低側(cè)晶體管關(guān)閉后，外部高側(cè)晶體管導(dǎo)通時(shí)，若米勒鉗位引腳電壓降至 2V 閾值以下，內(nèi)部米勒鉗位晶體管將開始工作，為米勒電流提供一條低阻抗路徑，使其流向 VSSB，從而確保外部功率晶體管的穩(wěn)定運(yùn)行。

可調(diào) UVLO（僅 MAX22702）：靈活設(shè)置，適配多樣

MAX22702 具備可調(diào)的 B 側(cè) UVLO 功能，能夠滿足不同類型外部功率晶體管的 UVLO 要求。用戶可以通過(guò)在 VDDB 和 ADJ 之間以及 ADJ 和外部功率晶體管接地之間連接外部電阻來(lái)設(shè)置自定義的 B 側(cè) UVLO。通過(guò)這種方式，可以靈活調(diào)整 UVLO 閾值，以適應(yīng)不同的應(yīng)用場(chǎng)景和功率晶體管特性。

應(yīng)用設(shè)計(jì)要點(diǎn)

電源排序與去耦：穩(wěn)定供電，消除干擾

MAX22700 - MAX22702 不需要特殊的電源排序，VDDA 和 VDDB 可獨(dú)立設(shè)置兩側(cè)的邏輯電平。為了減少紋波和數(shù)據(jù)錯(cuò)誤的可能性，需要使用 1nF、0.1μF 和 1μF 低等效串聯(lián)電阻（ESR）和低等效串聯(lián)電感（ESL）的陶瓷電容分別與 GNDA 和 VSSB 并聯(lián)，對(duì) VDDA 和 VDDB 進(jìn)行旁路處理。同時(shí)，應(yīng)將去耦電容盡可能靠近電源引腳放置，以確保最佳性能。

在 B 側(cè)，建議將 1nF 和 1μF 電容靠近 VSSB 引腳放置，將 0.1μF 電容靠近 VDDB 引腳放置。為了在更高電源電壓和數(shù)據(jù)速率下進(jìn)一步降低電源紋波，可在 VDDB 引腳和 VSSB 引腳之間盡可能靠近引腳處放置一個(gè) 68nF 1206 C0G/NP0 電容。若 VDDB 電源遠(yuǎn)離 VDDB 引腳，還建議在 VDDB 和 VSSB 之間加入一個(gè) 22μF 的儲(chǔ)能電容（鉭或電解類型）。所有 VDDB 上的旁路電容都需要至少 50V 的額定電壓。

布局考量：優(yōu)化布局，提升性能

PCB 設(shè)計(jì)時(shí)，為了獲得最佳性能，需要遵循一些關(guān)鍵建議。首先，應(yīng)盡量縮短輸入/輸出走線長(zhǎng)度，避免使用過(guò)孔，以保持低信號(hào)路徑電感。其次，將柵極驅(qū)動(dòng)器盡可能靠近外部功率晶體管放置，以減少走線電感，避免輸出振鈴。此外，在高速信號(hào)層下方設(shè)置一個(gè)連續(xù)的接地平面，并保持 MAX22700 - MAX22702 下方區(qū)域無(wú)接地和信號(hào)平面，因?yàn)?A 側(cè)和 B 側(cè)之間的任何電流或金屬連接都會(huì)破壞隔離效果。同時(shí)，在 VSSB 引腳旁邊設(shè)置一個(gè)連續(xù)的接地平面，并使用多個(gè) VSSB 過(guò)孔，以減少寄生電感，最小化輸出信號(hào)的振鈴。最后，在引腳 5 和引腳 8 之間盡可能靠近引腳處放置一個(gè) 68nF 1206 C0G/NP0 旁路電容，以減輕 B 側(cè)電源紋波。

功率損耗計(jì)算：精確計(jì)算，合理選型

MAX22700 - MAX22702 A 側(cè)所需電流取決于 VDDA 電源電壓和數(shù)據(jù)速率，B 側(cè)所需電流取決于 VDDB 電源電壓、數(shù)據(jù)速率和負(fù)載條件。在無(wú)外部負(fù)載的情況下，不同 VDDA 和 VDDB 電源電壓下的典型電流可以從相關(guān)圖表中估算。B 側(cè)的總電流是“無(wú)負(fù)載”電流（與電壓和數(shù)據(jù)速率有關(guān)）和“負(fù)載電流”（取決于負(fù)載阻抗）之和。電容性負(fù)載的電流與負(fù)載電容、開關(guān)頻率和電源電壓有關(guān)，計(jì)算公式為 (I{CL}=C{L} × f{SW} × V{DDB})?？偣β蕮p耗 (P{D}) 可以通過(guò)公式 (P{D}=V{D D A} × I{D D A}+V{D D B} × I{D D B}) 計(jì)算，其中 (I{D D A}) 是 A 側(cè)電源電流，(I{D D B}) 是 B 側(cè)電源電流。

柵極驅(qū)動(dòng)器輸出電阻：精準(zhǔn)控制，優(yōu)化性能

在柵極驅(qū)動(dòng)器應(yīng)用中，需要在 MAX22700 - MAX22702 輸出和功率晶體管柵極之間連接外部串聯(lián)電阻（(R{ON}) 和 (R{OFF})）。這些電阻用于控制功率晶體管的導(dǎo)通和關(guān)斷時(shí)間，以優(yōu)化開關(guān)效率和電磁干擾（EMI）性能。

(R{ON}) 電阻和外部場(chǎng)效應(yīng)晶體管（FET）的柵極電容決定了導(dǎo)通時(shí)間，(R{ON}) 和 (R{OFF}) 電阻的并聯(lián)組合與外部 FET 的柵極電容決定了關(guān)斷時(shí)間。通常關(guān)斷時(shí)間比導(dǎo)通時(shí)間快得多，以避免直通現(xiàn)象。同時(shí)，柵極驅(qū)動(dòng)器輸出電阻還能幫助限制由 PCB 布局和器件封裝引腳引起的寄生電感和電容導(dǎo)致的振鈴現(xiàn)象。在高電壓 dV/dt 和高電流 di/dt 開關(guān)過(guò)程中，增加 (R{ON}) 和 (R_{OFF}) 可以有效減少振鈴。

驅(qū)動(dòng) GaN 晶體管：適配特性，高效驅(qū)動(dòng)

MAX22701 和 MAX22702 的高 CMTI 額定值（300kV/μs 典型值）以及高側(cè)和低側(cè)驅(qū)動(dòng)器之間的傳播延遲匹配（最大 5ns）使其非常適合驅(qū)動(dòng)氮化鎵（GaN）器件。MAX22702 還具有可調(diào)的 B 側(cè) UVLO 功能，可適應(yīng) GaN 器件的低柵極驅(qū)動(dòng)電壓要求。

在使用 MAX22701 和 MAX22702 作為 GaN 柵極驅(qū)動(dòng)器時(shí)，需要一個(gè)相對(duì)于 GNDB 的正電源（VDDB）和負(fù)電源（VSSB）來(lái)滿足 GaN 器件的柵極電壓要求。在 GaN 器件導(dǎo)通期間需要一個(gè)升壓電流，因此在輸出端的一個(gè)電阻上串聯(lián)一個(gè)電容。在關(guān)斷期間，該電容需要放電，因此在電阻上并聯(lián)一個(gè)二極管以提供放電路徑。在布局上，建議將柵極驅(qū)動(dòng)器非?？拷?GaN 器件放置，以最小化串聯(lián)電感并減少柵極驅(qū)動(dòng)環(huán)路面積。為了防止振鈴并支持 GaN 器件導(dǎo)通時(shí)的高峰值電流，需要在 VDDB 和 VSSB 引腳上進(jìn)行良好的去耦處理。

總結(jié)與展望

MAX22700 - MAX22702 超高性能隔離柵極驅(qū)動(dòng)器憑借其卓越的性能、豐富的功能和靈活的配置選項(xiàng)，為工程師在設(shè)計(jì)各種電力電子系統(tǒng)時(shí)提供了強(qiáng)大的工具。無(wú)論是在提高系統(tǒng)效率、增強(qiáng)抗干擾能力還是保障系統(tǒng)安全方面，該系列驅(qū)動(dòng)器都表現(xiàn)出色。隨著電力電子技術(shù)的不斷發(fā)展，我們有理由相信，MAX22700 - MAX22702 將會(huì)在更多的應(yīng)用場(chǎng)景中發(fā)揮重要作用，推動(dòng)相關(guān)領(lǐng)域的技術(shù)進(jìn)步。各位工程師在實(shí)際應(yīng)用中，也可以根據(jù)具體需求深入挖掘其潛力，創(chuàng)造出更優(yōu)秀的設(shè)計(jì)方案。你在使用類似隔離柵極驅(qū)動(dòng)器時(shí)遇到過(guò)哪些挑戰(zhàn)呢？歡迎交流分享！