LMK00804B-Q1：高性能時(shí)鐘扇出緩沖器與電平轉(zhuǎn)換器

在電子設(shè)計(jì)領(lǐng)域，時(shí)鐘信號(hào)的精確分配和轉(zhuǎn)換至關(guān)重要。今天要給大家介紹的是德州儀器（TI）的 LMK00804B-Q1，一款高性能的時(shí)鐘扇出緩沖器和電平轉(zhuǎn)換器，它在多個(gè)方面展現(xiàn)出了出色的性能。

文件下載：lmk00804b-q1.pdf

1. 產(chǎn)品特性亮點(diǎn)

1.1 高可靠性與寬溫范圍

LMK00804B-Q1 通過了 AEC-Q100 認(rèn)證，器件溫度等級(jí)為 1，工作溫度范圍在 -40°C 至 +125°C (T_{A}) ，這使得它能夠在嚴(yán)苛的汽車環(huán)境中穩(wěn)定工作。

1.2 多電壓輸出支持

具備四個(gè) LVCMOS/LVTTL 輸出，支持 1.5 - 3.3V 的電壓電平。其在 40MHz 時(shí)典型的附加抖動(dòng)僅為 0.1ps RMS，噪聲底為 -168dBc/Hz，最大輸出頻率可達(dá) 350MHz，輸出偏斜最大為 35ps，器件間偏斜最大為 550ps。這樣的性能表現(xiàn)，為高精度的時(shí)鐘分配提供了有力保障。

1.3 雙可選輸入

提供兩個(gè)可選輸入，CLK_P、CLK_N 對可接受 LVPECL、LVDS、HCSL、SSTL、LVHSTL 或 LVCMOS/LVTTL 信號(hào)；LVCMOS_CLK 則接受 LVCMOS/LVTTL 信號(hào)，增強(qiáng)了輸入信號(hào)的兼容性。

1.4 同步時(shí)鐘使能

擁有同步時(shí)鐘使能功能，內(nèi)部同步時(shí)鐘使能輸入，可消除時(shí)鐘使能端斷言或去斷言時(shí)輸出端的短脈沖或毛刺脈沖。當(dāng)禁用時(shí)鐘時(shí)，輸出保持邏輯低電平狀態(tài)。

1.5 多種電源配置

核心/輸出電源有多種配置可選，如 3.3V/3.3V、3.3V/2.5V、3.3V/1.8V、3.3V/1.5V，滿足不同的電源需求。

1.6 小巧封裝

采用 16 引腳 VQFN 封裝，節(jié)省了 PCB 空間。

2. 應(yīng)用場景廣泛

LMK00804B-Q1 在高級(jí)駕駛輔助系統(tǒng)（ADAS）中有著重要的應(yīng)用，包括前向遠(yuǎn)程雷達(dá)、中/短程雷達(dá)以及超短程雷達(dá)。在這些應(yīng)用中，它能夠?qū)⒌投秳?dòng)時(shí)鐘分配到四個(gè)收發(fā)器，提高級(jí)聯(lián)毫米波雷達(dá)系統(tǒng)的整體目標(biāo)檢測和分辨率。

3. 詳細(xì)規(guī)格解讀

3.1 絕對最大額定值

在使用過程中，要注意器件的絕對最大額定值，如電源輸入電壓 (V{DD}) 、電源輸出電壓 (V{DDO}) 、輸入電壓 (V_{I}) 等，超出這些范圍可能會(huì)對器件造成永久性損壞。

3.2 ESD 評級(jí)

人體模型（HBM）的 ESD 等級(jí)為 2，靜電放電電壓為 ±2000V；帶電設(shè)備模型（CDM）的 ESD 等級(jí)為 C5，靜電放電電壓為 ±750V。在操作過程中，要采取適當(dāng)?shù)姆漓o電措施，防止 ESD 對器件造成損害。

3.3 推薦工作條件

推薦的電源輸入電壓 (V{DD}) 為 3.135 - 3.465V，電源輸出電壓 (V{DDO}) 有多種范圍可選，環(huán)境溫度 (T{A}) 在 -40°C 至 125°C 之間，最大輸出頻率 (f{OUT}) 為 350MHz。

3.4 熱信息

了解器件的熱性能參數(shù)，如結(jié)到環(huán)境的熱阻 (R{theta JA}) 、結(jié)到外殼（頂部）的熱阻 (R{theta JC(top)}) 等，有助于進(jìn)行合理的散熱設(shè)計(jì)，保證器件在正常溫度范圍內(nèi)工作。

3.5 電源特性

在推薦的工作電源和溫度范圍內(nèi)，通過 (V{DD}) 的電源電流 (I{DD}) 典型值為 21mA，通過 (V{DDO}) 的電源電流 (I{DDO}) 典型值為 5mA。

3.6 電氣特性

包括 LVCMOS/LVTTL 直流電氣特性和差分輸入直流電氣特性，這些特性規(guī)定了輸入輸出電壓、電流等參數(shù)的范圍，是進(jìn)行電路設(shè)計(jì)的重要依據(jù)。

3.7 開關(guān)特性

如傳播延遲、輸出偏斜、上升/下降時(shí)間、附加抖動(dòng)、相位噪聲底等，這些特性影響著時(shí)鐘信號(hào)的質(zhì)量和傳輸性能。

4. 設(shè)計(jì)與應(yīng)用建議

4.1 電源供應(yīng)

雖然沒有嚴(yán)格的電源供應(yīng)排序要求，但通常建議先對電源輸入電壓 (V) 進(jìn)行排序，再對電源輸出電壓 (V_{DDO}) 進(jìn)行排序。同時(shí)，要注意電源濾波，使用旁路電容器消除電源中的低頻噪聲，插入鐵氧體磁珠隔離高頻開關(guān)噪聲。

4.2 布局設(shè)計(jì)

• 接地平面：使用實(shí)心接地平面，為器件和旁路電容器、時(shí)鐘源和目標(biāo)設(shè)備之間提供低阻抗返回路徑。通過五個(gè)過孔將芯片的裸片附著焊盤（DAP）連接到實(shí)心 GND 平面，避免其他系統(tǒng)電路的返回路徑穿過器件的局部接地，以減少噪聲耦合。
• 電源引腳：遵循電源供應(yīng)原理圖和布局示例進(jìn)行設(shè)計(jì)。
• 輸入輸出端接：將輸入端接或偏置電阻盡可能靠近 CLK_P/CLK_N 引腳和 LVCMOS_CLK 引腳放置，在 50Ω 輸入輸出跡線中避免或最小化過孔，以減少阻抗不連續(xù)性。在時(shí)鐘輸出 Q[3:0] 處使用 43Ω 串聯(lián)電阻匹配驅(qū)動(dòng)器阻抗和跡線阻抗。

4.3 未使用引腳處理

對于未使用的輸入和輸出引腳，要根據(jù)其內(nèi)部連接和特性進(jìn)行正確處理。例如，CLK_EN 必須在提供有效參考時(shí)鐘之前保持低電平；CLK_P/CLK_N 輸入在使用單端輸入時(shí)要注意內(nèi)部上拉和下拉電阻的影響；LVCMOS_CLK 輸入內(nèi)部下拉電阻確保其在懸空時(shí)為低電平；未使用的輸出可以懸空。

4.4 輸入信號(hào)要求

為了充分發(fā)揮 LMK00804B-Q1 的優(yōu)勢，輸入信號(hào)的擺率最好達(dá)到 3V/ns 或更高。差分信號(hào)輸入通常比單端信號(hào)更優(yōu)，因?yàn)樗芴峁└叩臄[率和共模抑制能力。

5. 總結(jié)

LMK00804B-Q1 憑借其豐富的特性、廣泛的應(yīng)用場景和良好的性能表現(xiàn)，成為了時(shí)鐘分配和電平轉(zhuǎn)換領(lǐng)域的一款優(yōu)秀產(chǎn)品。在實(shí)際設(shè)計(jì)過程中，我們需要充分了解其規(guī)格參數(shù)和設(shè)計(jì)建議，結(jié)合具體的應(yīng)用需求，進(jìn)行合理的電路設(shè)計(jì)和布局，以確保系統(tǒng)的穩(wěn)定性和可靠性。大家在使用過程中遇到過哪些問題呢？歡迎在評論區(qū)分享交流。