碳化硅（SiC）電力電子系統(tǒng)中共模電壓與共模電流的物理機制及全維度應對策略研究報告

全球能源互聯網核心節(jié)點賦能者-BASiC Semiconductor基本半導體之一級代理商傾佳電子（Changer Tech）是一家專注于功率半導體和新能源汽車連接器的分銷商。主要服務于中國工業(yè)電源、電力電子設備和新能源汽車產業(yè)鏈。傾佳電子聚焦于新能源、交通電動化和數字化轉型三大方向，代理并力推BASiC基本半導體SiC碳化硅MOSFET單管，SiC碳化硅MOSFET功率模塊，SiC模塊驅動板等功率半導體器件以及新能源汽車連接器。?

傾佳電子楊茜致力于推動國產SiC碳化硅模塊在電力電子應用中全面取代進口IGBT模塊，助力電力電子行業(yè)自主可控和產業(yè)升級！

傾佳電子楊茜咬住SiC碳化硅MOSFET功率器件三個必然，勇立功率半導體器件變革潮頭：

傾佳電子楊茜咬住SiC碳化硅MOSFET模塊全面取代IGBT模塊和IPM模塊的必然趨勢！

傾佳電子楊茜咬住SiC碳化硅MOSFET單管全面取代IGBT單管和大于650V的高壓硅MOSFET的必然趨勢！

傾佳電子楊茜咬住650V SiC碳化硅MOSFET單管全面取代SJ超結MOSFET和高壓GaN 器件的必然趨勢！

1. 執(zhí)行摘要

從硅（Si）基絕緣柵雙極型晶體管（IGBT）向碳化硅（SiC）金屬氧化物半導體場效應晶體管（MOSFET）的技術轉型，標志著電力電子領域的一次深刻革命。這一轉型帶來了前所未有的開關速度、更高的阻斷電壓以及卓越的熱導率，從而顯著提升了系統(tǒng)的功率密度和能效。然而，這一性能飛躍并非沒有代價。SiC器件極高的電壓變化率（dv/dt），通常超過50-100 V/ns，激活了在Si時代往往被忽略的寄生參數，導致了嚴重的電磁干擾（EMI）問題，具體表現為高頻共模電壓（CMV）和共模電流（CMC）的急劇增加 。

傾佳電子楊茜剖析SiC時代共?，F象的物理本質，揭示其產生與傳播的電磁機制，并構建一套涵蓋器件級、封裝級、驅動級及系統(tǒng)級的全維度應對策略。分析表明，共模電壓不僅是電路拓撲的產物，更是電磁勢能不平衡的物理體現；而共模電流則是位移電流在高頻寄生網絡中的宏觀流動。針對這些挑戰(zhàn)，傾佳電子楊茜評估了包括有源零矢量脈寬調制（AZPWM）、米勒鉗位（Miller Clamp）、有源共模對消（ACMC）以及氮化硅（Si3?N4?）AMB基板與集成屏蔽層封裝在內的多項前沿技術。特別是結合基本半導體（BASIC Semiconductor）等行業(yè)領先者的工程實踐，探討了如何在追求極致功率密度的同時，有效遏制共模干擾帶來的可靠性風險。

2. 電力電子中共?，F象的物理本質與機理

2.1 脈寬調制（PWM）逆變器中共模電壓的起源

在經典的三相電壓源逆變器（VSI）架構中，控制目標是向負載（如電機或電網）提供差模（DM）電壓以驅動電流做功。然而，由于電力電子開關的離散特性，任意瞬間三相輸出電壓的矢量和往往不為零。共模電壓（Vcm?）在數學上被定義為三相輸出端對地電壓的平均值：

Vcm?=3Vag?+Vbg?+Vcg??

其中，Vag?,Vbg?,Vcg? 分別為A、B、C三相對直流母線中點（或系統(tǒng)地）的電位 。在標準的空間矢量脈寬調制（SVPWM）策略中，逆變器通過八個開關狀態(tài)（矢量）來合成輸出電壓。其中六個有效矢量（如100, 110等）產生的共模電壓幅值為 ±Vdc?/6，而兩個零矢量（000和111）則分別產生 ?Vdc?/2 和 +Vdc?/2 的共模電壓峰值 。

這意味著，每當逆變器在零矢量與有效矢量之間切換時，共模電壓都會發(fā)生幅度為 Vdc?/3 的階躍跳變。在SiC應用場景下，直流母線電壓往往提升至800V甚至更高，導致共模電壓的階躍幅度巨大，成為系統(tǒng)主要的電磁騷擾源 。這種由于開關動作引起的電位波動，本質上是逆變器作為一個電壓源，強迫負載的中性點相對于系統(tǒng)地進行高頻振蕩。

2.2 物理本質：電磁勢能的不平衡與位移電流

盡管電路理論提供了計算Vcm?的方法，但共?，F象的物理本質在于系統(tǒng)電磁勢能的不平衡。在理想的對稱三相系統(tǒng)中，三相電壓瞬時之和為零，中性點電位保持穩(wěn)定。然而，PWM調制破壞了這種平衡，導致系統(tǒng)內部各導電部件（如母線、繞組、散熱器）與參考地之間建立起瞬變的電場 。

根據麥克斯韋方程組中的安培環(huán)路定律，變化的電場產生位移電流密度 JD?=ε??E/?t。這種隨時間劇烈變化的電場（由高dv/dt驅動）在導體表面感應出電荷，并通過絕緣介質中的寄生電容形成位移電流通道。因此，共模電流（CMC）不僅僅是導電電流，它本質上是高頻電場能量通過電容耦合向地回路釋放的物理過程 。

其幅值直接受控于以下關系式：

Icm?=∑Cpar??dtdVcm??

該公式揭示了SiC器件引入的核心挑戰(zhàn)：當dv/dt從Si時代的數kV/μs提升至SiC時代的數十甚至上百kV/μs時，即便寄生電容（Cpar?）保持不變，共模電流也會成比例地劇增 。

2.3 寄生電容網絡與傳播路徑

共模電流的傳播路徑由系統(tǒng)中廣泛存在的分布式寄生電容網絡構成，在高頻下這些電容呈現出極低的阻抗特性：

功率模塊與散熱器間的寄生電容 (Cmh?) ：這是共模電流進入地回路的主要入口。功率芯片貼裝在絕緣基板（如DBC或AMB）上，基板下表面緊貼接地的金屬底板或散熱器。基板的陶瓷層構成了電容器的介質。在SiC模塊設計中，為了降低熱阻，傾向于使用更薄的絕緣層，但這反過來增加了Cmh?，加劇了共模耦合 。

電纜對地電容 (Ccg?) ：連接逆變器與電機的長電纜在高頻下表現為傳輸線。電纜導體與屏蔽層（或大地）之間存在分布電容，高頻共模電壓波沿電纜傳播時，通過這些分布電容向地泄漏電流。SiC的高頻諧波分量使得這一效應在較短的電纜上也會顯現 。

電機內部寄生電容 (Cwr?,Csr?) ：在電機內部，定子繞組與轉子之間 (Cwr?)、定子與機殼之間 (Cws?)、轉子與機殼之間 (Crh?) 均存在寄生電容。共模電壓通過 Cwr? 耦合到轉子，進而在轉子與機殼（通過軸承）之間建立電壓差，這是軸承電流產生的根源 。

3. 碳化硅時代的變革與共模干擾的惡化

3.1 寬禁帶器件的開關特性與dv/dt懸崖

SiC MOSFET作為單極性器件，消除了雙極性Si IGBT中存在的少數載流子積聚效應，從而消除了關斷拖尾電流。這一物理特性的改變使得SiC器件的開關速度極快。Si IGBT的典型開關速度在1-5 kV/μs范圍，而SiC MOSFET則能輕松達到50 kV/μs以上，部分高性能模塊甚至可達100 kV/μs 。

這種數量級的dv/dt提升構成了“dv/dt懸崖”，使得開關波形的頻譜能量分布發(fā)生了顯著變化。Si IGBT的噪聲頻譜通常在幾MHz后迅速衰減，而SiC器件的開關動作將高能頻譜分量延伸至30 MHz甚至100 MHz頻段 。這種高頻能量能夠輕易穿透傳統(tǒng)濾波器，并激發(fā)系統(tǒng)中更高頻段的寄生諧振。

3.2 10MHz-100MHz頻段的諧振與模式轉換

在10MHz至100MHz的甚高頻段，電力電子系統(tǒng)的行為不再遵循集總參數電路模型，而是表現出復雜的分布參數特性。母線的分布電感、電容的等效串聯電感（ESL）以及模塊封裝內部的寄生參數相互作用，形成復雜的諧振網絡 。

此外，高頻下的結構不對稱性會導致嚴重的模式轉換（Mode Conversion）。即便在設計上盡可能對稱，但在100 MHz頻率下，微小的物理布局差異（如PCB走線長度微小差別、散熱接觸不均）都會導致差模（DM）噪聲向共模（CM）噪聲轉換。研究表明，在SiC系統(tǒng)中，這種由不平衡引起的模式轉換是高頻共模噪聲的重要來源 。這意味著僅僅依靠傳統(tǒng)的共模濾波器設計可能無法有效抑制由差模源轉換而來的共模干擾。

3.3 功率密度與高頻化的悖論

SiC技術的核心價值主張之一是提升功率密度。為了實現這一目標，設計者通常會大幅提高開關頻率（fsw?），以減小無源元件（電感、電容）的體積 。然而，共模電流的平均功率與開關頻率成正比。提高fsw?意味著單位時間內發(fā)生dv/dt階躍的次數增加，導致累積的共模干擾能量顯著上升。

此外，為了追求緊湊的封裝（如基本半導體的Pcore?系列），高壓節(jié)點與地平面的物理距離可能被壓縮，若不采用先進的封裝技術，這可能導致寄生電容耦合增強，形成“高密度-高干擾”的悖論 。因此，SiC時代的設計必須在功率密度與電磁兼容性（EMC）之間尋找新的平衡點。

4. 共模電壓與電流的病理效應分析

共模電壓和電流在SiC系統(tǒng)中的肆虐不僅僅是電磁兼容合規(guī)性問題，更直接威脅到系統(tǒng)的核心部件壽命與運行穩(wěn)定性。

4.1 電機軸承電流的微觀破壞機制

在變頻驅動電機系統(tǒng)中，軸承過早失效是一個經典難題，而SiC的應用加劇了這一風險。高頻共模電壓通過定子繞組與轉子之間的寄生電容耦合到電機軸上，形成軸電壓。當軸電壓超過軸承潤滑油膜的擊穿閾值（通常為5-30V）時，油膜瞬間擊穿，形成放電通道 。

電火花加工（EDM）電流：這是對軸承破壞性最大的一種電流形式。SiC的高開關頻率增加了軸電壓積累和擊穿的頻率。每次擊穿都會產生微小的電火花，熔化軸承滾道和滾珠表面的金屬，形成凹坑。隨著時間推移，這些微觀損傷累積成肉眼可見的搓衣板狀凹槽（Fluting），導致軸承振動加劇、噪聲增大，最終機械失效 。

電容性軸承電流：即使不發(fā)生擊穿，由于 i=C?dv/dt，SiC的高dv/dt也會在軸承中感應出持續(xù)的高頻電容性電流。雖然單次幅值較小，但長期作用可能會改變潤滑脂的化學性質，加速老化 。

環(huán)流型軸承電流：在大型電機中，高頻共模電流可能激發(fā)定子鐵芯中的高頻磁通，進而在軸、軸承和機殼構成的回路中感應出低頻環(huán)流，對軸承造成持續(xù)的電腐蝕 。

4.2 絕緣系統(tǒng)的電應力與局部放電

SiC器件產生的高dv/dt脈沖在長電機電纜上傳輸時，表現為行波。由于電機阻抗與電纜阻抗的不匹配，電壓波在電機端發(fā)生反射。疊加效應可能導致電機端電壓達到直流母線電壓的2倍甚至更高 。

這種過電壓不僅對電機的主絕緣（對地絕緣）構成威脅，更嚴重的是在繞組匝間產生極高的電壓梯度。SiC的極快上升時間縮短了行波傳輸的臨界長度，使得即使在較短的電纜長度下，反射過電壓現象也極為顯著 。若電壓峰值超過絕緣材料的局部放電起始電壓（PDIV），將誘發(fā)局部放電，逐漸侵蝕絕緣層，最終導致匝間短路。

4.3 電磁干擾（EMI）與信號完整性

傳導共模電流是150 kHz – 30 MHz頻段EMI超標的主要原因。高強度的CMC可能導致EMI濾波器磁芯飽和，使其失效。更危險的是，高頻CMC流經機殼或接地網時，會引起地電位波動（Ground Bounce）。

這種地電位抖動對于控制系統(tǒng)是致命的。如果柵極驅動器的邏輯地沒有良好的隔離或解耦，地電位波動可能被誤判為控制信號，導致功率器件誤導通或關斷，引發(fā)直通短路（Shoot-through）。對于采用差分信號通信的系統(tǒng)（如CAN總線），強共模干擾也可能超出接收器的共模抑制范圍，導致通訊錯誤 。

5. 應對策略一：源頭抑制（控制與調制層面）

在干擾源頭進行抑制通常是重量和體積成本最低的策略。通過改進PWM調制算法，可以在電壓合成階段就減少共模電壓的產生。

5.1 降共模電壓PWM策略（RCMV-PWM）

傳統(tǒng)的SVPWM策略不可避免地使用零矢量（000和111），這恰恰是產生最大共模電壓（幅值為Vdc?/2）的元兇。針對SiC系統(tǒng)，學術界和工業(yè)界發(fā)展出了多種改進策略：

有源零狀態(tài)PWM（AZSPWM） ：該策略摒棄了傳統(tǒng)的零矢量，轉而使用兩個相反的有效矢量（如100和011）各作用一半時間來合成“等效零矢量”。這種方法巧妙地將共模電壓的峰值限制在±Vdc?/6，相比傳統(tǒng)方法降低了66% 。這對于降低電機絕緣應力和EMI濾波器體積具有決定性意義。

近狀態(tài)PWM（NSPWM） ：NSPWM不使用零矢量，而是利用參考電壓矢量附近的三個有效矢量進行合成。這種方法完全避免了高幅值的共模電壓跳變，但可能會在低調制比區(qū)域引入較大的電流紋波 。

廣義三態(tài)PWM（GTSPWM） ：針對高頻SiC逆變器優(yōu)化的GTSPWM策略，旨在全調制范圍內保持低共模電壓特性的同時，最小化開關損耗 。研究表明，該方法不僅降低了共模電壓，還改善了輸出波形質量，使得SiC逆變器能在更高頻率下運行而不受熱限制。

盡管RCMV-PWM策略能顯著降低共模電壓，但往往伴隨著直流側電流紋波增加或線性調制范圍縮小的代價 。然而，由于SiC器件本身具有極低的開關損耗（如基本半導體BMF540R12MZA3模塊），采用這些復雜調制策略帶來的額外開關動作所產生的熱損耗是可以接受的，這使得RCMV-PWM在SiC時代比在IGBT時代更具實用價值 。

5.2 頻譜通過與隨機調制

為了應對EMI測試標準（通?；跍史逯禉z波），隨機開關頻率PWM（RSFPWM） 或 擴頻調制（Spread Spectrum） 技術被廣泛應用。通過在中心頻率附近隨機抖動開關頻率，可以將集中在開關頻率倍頻處的共模電壓諧波能量分散到更寬的頻帶上，從而降低頻譜分析儀測得的峰值幅度 。雖然這不減少總的共模能量，但對于通過EMC法規(guī)認證極為有效。

6. 應對策略二：驅動級抑制（柵極控制層面）

柵極驅動器是連接弱電控制與強電執(zhí)行的橋梁。在SiC時代，驅動電路的設計直接關系到dv/dt的控制以及抗干擾能力的強弱。

6.1 米勒效應與串擾抑制

SiC MOSFET在半橋拓撲中極易受到米勒效應引發(fā)的寄生導通（Crosstalk）影響。當上管快速導通（極高dv/dt）時，下管漏極電壓迅速上升。這一電壓變化通過下管的柵-漏寄生電容（Cgd?，即米勒電容）產生位移電流 Idisp?=Cgd??dv/dt。該電流流經柵極電阻Rg?，在柵極產生感應電壓 Vgs?=Idisp??Rg? 。

由于SiC MOSFET的閾值電壓（Vth?）較低（通常在1.8V-2.7V，且隨溫度升高而降低，如BMF540R12KA3在175°C時僅為1.85V ），如果感應電壓超過Vth?，下管將發(fā)生誤導通，導致母線直通短路，產生巨大的電流沖擊和損耗，甚至燒毀器件。

6.2 米勒鉗位（Miller Clamp）的必要性與實現

針對上述問題，米勒鉗位已成為SiC驅動器的標配功能?；景雽w在其34mm和62mm模塊的驅動方案中，特別強調了使用米勒鉗位的必要性 。

工作機理：米勒鉗位電路在關斷階段監(jiān)測柵極電壓。當Vgs?降至特定閾值（如2V）以下時，驅動器內部的一個低阻抗MOSFET導通，將柵極直接鉗位到負電源軌（VEE?）。

抑制效果：這一低阻抗路徑旁路了外部柵極電阻Rg?，為米勒電流提供了一個極低阻抗的泄放通道，從而將柵極電壓牢牢鎖定在安全電平，防止誤導通 。

商業(yè)實現：基本半導體的 BTD25350 系列雙通道隔離驅動芯片，在副邊集成了米勒鉗位功能，專門配合其Pcore?系列高功率SiC模塊使用，確保在高dv/dt工況下的可靠性 。

6.3 有源柵極驅動（Active Gate Driving, AGD）

為了在EMI抑制和開關損耗之間取得更優(yōu)平衡，有源柵極驅動技術應運而生。傳統(tǒng)的固定Rg?設計往往為了抑制EMI而不得不犧牲開關速度。AGD技術則能動態(tài)調整驅動強度：在電壓變化的劇烈階段（dv/dt最大時）增加柵極阻抗以減緩斜率，而在其他階段減小阻抗以減少損耗 。這種精細化的瞬態(tài)整形技術（Transient Shaping）可以顯著降低高頻共模噪聲的產生，同時保持SiC的低損耗優(yōu)勢 。

7. 應對策略三：傳播路徑抑制（濾波技術）

當源頭抑制不足以滿足嚴苛的EMC標準時，濾波技術是切斷共模干擾傳播路徑的最后一道防線。

7.1 無源濾波技術的挑戰(zhàn)與優(yōu)化

共模扼流圈（CMC） ：利用磁芯對共模電流的高阻抗和對差模電流的低阻抗特性進行濾波。在SiC應用中，由于干擾頻率高達100 MHz，傳統(tǒng)鐵氧體材料可能在高頻下失效。因此，需要選用納米晶或特種鐵氧體材料，以保持高頻下的磁導率和阻抗特性 。

dv/dt濾波器：安裝在逆變器輸出端的LC濾波器，用于降低輸出電壓的上升率，從而減輕電機絕緣應力和軸承電流。雖然有效，但體積較大且存在插入損耗。

正弦波濾波器：徹底濾除PWM載波，向電機提供純凈的正弦波電壓。這是解決電機側共模問題的終極手段，但成本和體積巨大，通常僅用于極長電纜或特殊敏感場合 。

7.2 有源共模對消（ACMC/ACVC）技術

對于對體積和重量敏感的應用（如航空航天、電動汽車），無源濾波器的笨重體積是不可接受的。有源共模對消技術提供了一種輕量化的替代方案。

基本原理：ACVC電路檢測逆變器輸出的共模電壓，并通過推挽放大器（由互補晶體管Trnpn?/Trpnp?構成）產生一個反相的補償電壓。該補償電壓通過共模變壓器（CMT）注入系統(tǒng)，與原始共模電壓相互抵消 。

SiC系統(tǒng)的匹配設計：研究表明，將ACMC與AZPWM-1調制策略結合，在SiC驅動系統(tǒng)中效果尤佳。AZPWM-1降低了共模電壓的幅值，使得ACMC電路可以使用更低功率的晶體管和更小體積的磁性元件。實驗數據顯示，采用此組合后，所需的共模變壓器電感量可減少70%以上（從3.4mH降至1.37mH），且在開關頻率處的EMI衰減量從6.1 dBμV提升至9.17 dBμV 。

帶寬要求：為了跟蹤SiC器件50-100 kHz開關頻率下的納秒級瞬態(tài)，ACMC電路的控制帶寬必須足夠高，通常要求達到1 MHz以上 。

7.3 混合濾波拓撲

混合濾波器結合了無源和有源濾波的優(yōu)勢。利用小型的無源濾波器處理超出有源電路帶寬的極高頻分量，而利用有源電路處理能量集中的低頻段共模噪聲。這種“黃金分割”方案在SiC驅動應用中展現了最佳的體積-性能比 。

8. 應對策略四：封裝級抑制（先進材料與結構）

封裝是功率半導體的“外骨骼”，也是共模電流流向散熱器的必經之路。SiC時代的封裝創(chuàng)新集中在材料科學與結構集成上。

8.1 氮化硅（Si3?N4?）AMB基板的關鍵作用

絕緣基板的性能直接決定了模塊的熱阻、可靠性及寄生電容。

機械性能優(yōu)勢：Si3?N4? 陶瓷具有極高的抗彎強度（>700 MPa）和斷裂韌性（6.5-7 MPa·m1/2），遠超傳統(tǒng)的氧化鋁（Al2?O3?, 450 MPa）和氮化鋁（AlN, 300-350 MPa）[51, 52]。這使得Si3?N4?基板在承受SiC高溫運行（175°C甚至更高）帶來的劇烈熱循環(huán)應力時，表現出卓越的可靠性。實驗表明，Si3?N4? AMB基板通過5000次熱沖擊循環(huán)無失效，而AlN基板僅能承受約35次 。

寄生電容的權衡：由于Si3?N4?的高強度，其基板厚度可以做得更薄（如0.32mm，相比AlN的0.63mm）。雖然這有利于降低熱阻（熱導率90 W/mK配合薄厚度，熱阻接近180 W/mK的厚AlN），但根據平行板電容公式 C=εA/d，更薄的介質層會導致寄生電容Cmh?增加。然而，Si3?N4?的介電常數（~7.8）低于AlN（~8.8）和Al2?O3?（~9.8），在一定程度上緩解了電容增加的趨勢 。盡管如此，更薄的基板總體上可能增加共模耦合，這就需要通過結構設計（如屏蔽層）來補償。

商業(yè)應用：基本半導體的Pcore?2 ED3系列和62mm模塊均采用了高性能Si3?N4? AMB基板，正是為了在極端工況下確保機械可靠性與散熱性能的平衡 。

8.2 集成共模屏蔽層（Integrated Common-Mode Screen, CMS）

為了切斷通過基板電容Cmh?流向散熱器的共模電流路徑，一種先進的封裝技術是在模塊內部集成共模屏蔽層。

結構原理：采用多層基板結構，在功率芯片與底板之間增加一層金屬屏蔽層。該屏蔽層連接到直流母線的中點（DC Midpoint）或某一穩(wěn)定電位 。

工作機制：由dv/dt產生的位移電流不再穿過絕緣層流向底板，而是被屏蔽層截獲，并回流至直流母線電容。這實際上在模塊內部構建了一個共模電流的內循環(huán)，防止其污染外部地回路 。

量化效果：研究數據表明，連接至直流中點的集成CMS技術可以將底板共模電流降低高達 26 dB。此外，通過回收這部分容性電流能量，變換器的效率可提升 0.5% 。這種技術代表了SiC模塊封裝的未來方向，即從“被動承受”干擾轉向“主動管理”干擾。

8.3 低雜散電感設計

為了抑制開關瞬態(tài)的電壓過沖（Vovershoot?=Lstray??di/dt），模塊的內部雜散電感必須降至最低?；景雽w的62mm SiC模塊通過優(yōu)化的端子布局和覆銅設計，將雜散電感控制在 14nH及以下 。低電感設計不僅減少了差模電壓振蕩，也間接減少了由振蕩引起的高頻共模輻射。

9. 系統(tǒng)級設計與綜合建議

有效的共模抑制需要從單一技術點擴展到系統(tǒng)級的協(xié)同設計。

9.1 PCB布局最佳實踐

最小化回路面積：柵極驅動回路和功率換流回路的面積必須最小化，以減少輻射EMI和感性耦合。

地平面分離：嚴格區(qū)分功率地（PGND）和信號地（SGND），僅在單點連接，防止功率級的高頻噪聲耦合進控制電路 。

屏蔽與隔離：高dv/dt的走線應遠離敏感模擬信號線。對于驅動芯片，建議在PCB背面鋪設屏蔽層，并連接至發(fā)射極電位 。

9.2 電纜與接地策略

屏蔽電纜：SiC驅動系統(tǒng)必須使用高質量的屏蔽動力電纜，且屏蔽層必須在電機端和逆變器端進行360度環(huán)形端接，以提供低阻抗的高頻回流路徑。

軸接地裝置：對于易受EDM損傷的電機，安裝軸接地環(huán)（Shaft Grounding Ring）或碳刷，為轉子電荷提供一條旁路軸承的低阻抗泄放通道 。

9.3 仿真與建模

傳統(tǒng)的集總參數模型已無法準確預測SiC系統(tǒng)在10MHz以上頻段的行為。必須建立包含母線、電纜及模塊高頻寄生參數（Ciss?,Coss?,Crss?）的寬帶模型?；景雽w建議利用PLECS等工具進行損耗與熱仿真，而EMI仿真則需借助Q3D、HFSS等電磁場仿真工具提取寄生參數，進行精確的行為級建模 。

10. 結論與展望

碳化硅技術在電力電子領域的普及是不可逆轉的趨勢，它解開了硅基器件無法觸及的效率與功率密度上限。然而，SiC的“超能力”——極速開關，同時也是共模電壓與電流問題的根源。這種“SiC悖論”要求工程師必須從全新的視角審視電磁兼容性設計。

共模干擾的治理不再是設計完成后的“打補丁”，而必須成為貫穿器件選型、封裝設計、驅動控制及系統(tǒng)集成的核心約束條件。

器件層：選擇低米勒電容、高閾值電壓的SiC MOSFET。

封裝層：采用Si3?N4? AMB基板和集成屏蔽技術，在物理層面截斷噪聲路徑。

驅動層：普及米勒鉗位和有源柵極驅動，智能調控dv/dt。

系統(tǒng)層：應用RCMV-PWM調制和有源/混合濾波技術，從源頭消減噪聲。

諸如基本半導體等廠商正在通過提供低感模塊、高可靠性基板及專用驅動芯片，構建一個完整的SiC生態(tài)系統(tǒng)。隨著技術的演進，主動式、集成化的共模抑制方案將逐漸取代笨重的無源濾波器，引領電力電子向著更高頻、更高效、更“靜謐”的未來邁進。

審核編輯 黃宇