基本半導體（BASiC Semiconductor）碳化硅（SiC）MOSFET 數(shù)據手冊（包含 650V 的 AB3M025065CQ 和 1200V 的 AB3M040120CQ），這兩款器件均采用了先進的 QDPAK 封裝。

QDPAK 是一種專為**頂部散熱（Top-Side Cooling, TSC）**設計的表面貼裝（SMD）封裝。它打破了傳統(tǒng) SMD 器件依賴 PCB 底部散熱的局限，將電氣連接與熱傳導路徑完全解耦。

傾佳電子力推BASiC基本半導體SiC碳化硅MOSFET單管，SiC碳化硅MOSFET功率模塊，SiC模塊驅動板，PEBB電力電子積木，Power Stack功率套件等全棧電力電子解決方案。?

傾佳電子楊茜致力于推動國產SiC碳化硅模塊在電力電子應用中全面取代進口IGBT模塊，助力電力電子行業(yè)自主可控和產業(yè)升級！

為了充分發(fā)揮該器件高頻、低阻、大電流的性能，并確保長期的機械與電氣可靠性，以下為 QDPAK 封裝使用與機械安裝工程指南：

一、 引腳定義與 PCB 布局 (Layout) 指南

在進行原理圖設計和 PCB 走線時，正確處理各個引腳的功能至關重要：

Topside & Pin 12-22：漏極 (Drain)

特性：封裝頂部的超大裸露金屬墊不僅是唯一的熱量傳導平面，在電氣上也是漏極。底部引腳 12-22 同樣為漏極。

布局：雖然熱量從頂部散走，但底部引腳依然承載主功率電流，需敷設大面積銅箔。由于帶有 650V/1200V 高壓，必須保證漏極網絡與周邊低壓網絡之間有足夠的安全爬電距離（Creepage）。

Pin 1：柵極 (Gate)

驅動信號輸入端。

Pin 2：開爾文源極 (Kelvin Source)【極其關鍵】

作用：專為門極驅動回路提供的獨立參考地。

走線強制要求：驅動芯片的地線（Return）必須且只能直接連接到此引腳，絕不能與主功率源極（Pin 3-11）混連。

優(yōu)勢：這能徹底消除幾十安培主電流流經功率源極寄生電感時產生的電壓降（L cdot di/dt），防止高速開關時的誤導通和震蕩，顯著降低開關損耗。Pin 1 和 Pin 2 應采用盡量短的平行差分走線。

Pin 3-11：功率源極 (Power Source)

連接到主電路，專門用于承載開關大電流。需鋪設大面積銅箔并通過多層過孔（Vias）連接，以降低線路阻抗和溫升。

二、 頂部散熱器機械安裝規(guī)范（核心重點）

QDPAK 的熱量近乎 100% 從封裝頂部的金屬墊散發(fā)給上方的散熱器（如水冷板或擠鋁翅片）。安裝不當極易導致器件燒毀，請嚴格遵循以下原則：

絕對的電氣絕緣防護（高壓危險）

警告：芯片頂部的金屬面是漏極，工作時帶有極具危險的高壓和極高頻的跳變電壓（高 dv/dt）。而外部散熱器通常是接地的系統(tǒng)外殼。

必須使用界面材料（TIM）：絕不能讓散熱器直接接觸芯片頂部。必須在兩者之間墊入高導熱且高絕緣耐壓的導熱界面材料。

推薦材料：氮化鋁 (AlN) / 氧化鋁陶瓷絕緣片（雙面涂抹極薄的導熱硅脂），或高性能的絕緣導熱相變材料 (PCM)、絕緣導熱硅膠墊。

高度公差吸收與間隙填充

數(shù)據手冊顯示器件厚度（尺寸 A）約為 2.30mm。當一個大型平面的冷板同時壓住多個 QDPAK 器件時，由于器件制造公差、PCB 翹曲以及底部焊錫厚度的差異，各芯片頂部會有微小的高度落差。

所選用的導熱絕緣材料（TIM）必須具備一定的壓縮彈性和柔順性，以填補這些高度公差，確保每一個器件都能與散熱器緊密無縫貼合，避免個別芯片懸空導致熱失控。

均勻的機械壓接控制 (Clamping Force)

嚴禁剛性鎖死：絕對不能用螺絲將硬質散熱器直接剛性鎖死在芯片背面。受力不均或壓力過大會直接壓裂芯片的塑封體，或者在熱脹冷縮的疲勞循環(huán)中扯斷底部的 SMT 焊點。

施壓方式：必須使用帶有彈簧墊圈的扣件、壓板或壓接彈片（Spring Clip），從正上方提供垂直、恒定、均勻的下壓力。業(yè)界一般推薦單顆器件的下壓力在 20N ~ 50N 之間（具體依據絕緣墊片廠商的壓縮曲線而定）。

PCB 支撐：在芯片周圍的 PCB 上必須設計剛性的金屬或絕緣支撐柱（Standoffs）。冷板鎖緊在支撐柱上，防止下壓時導致 PCB 板發(fā)生彎曲形變。

三、 SMT 貼片與焊接工藝建議

兼容標準工藝：器件引腳均為海鷗翼（Gull-wing）形狀，符合 RoHS 無鹵素環(huán)保標準，完全兼容標準的全自動 SMT 貼片和無鉛回流焊工藝（J-STD-020 標準）。

釋放底層空間：與傳統(tǒng) D2PAK 封裝不同，QDPAK 底部沒有大面積的散熱裸露焊盤。這意味著：

極大地降低了底部焊接空洞（Voiding）的控制難度。

芯片正下方的 PCB 區(qū)域無需打密集的散熱過孔，該區(qū)域的 PCB 表層和內層完全釋放，可用于布置其他信號走線或放置去耦電容，進一步提升系統(tǒng)功率密度。

鋼網設計：引腳共面度公差很?。ㄗ畲?0.15mm）。建議鋼網（Stencil）厚度控制在 0.12mm - 0.15mm，保證引腳擁有飽滿的爬錫量，以提供足夠的機械抗剪切力來抵抗頂部的下壓應力。

審核編輯 黃宇