高性能音頻處理利器：ADSP - 21477/ADSP - 21478/ADSP - 21479處理器深度解析

在當今的電子技術領域，高性能音頻處理一直是一個備受關注的方向。而ADI公司的ADSP - 21477/ADSP - 21478/ADSP - 21479處理器，無疑是該領域的一款明星產品。今天，我們就來深入探討一下這款處理器的特點、架構以及應用。

文件下載：ADSP-21479.pdf

一、產品概述

ADSP - 2147x系列處理器屬于SIMD SHARC家族的DSP，采用了ADI的Super Harvard架構。它是32位/40位浮點處理器，專為高性能音頻應用而優(yōu)化，具有大尺寸的片上SRAM、多個內部總線以消除I/O瓶頸，還有創(chuàng)新的數(shù)字應用接口（DAI）。該系列處理器與ADSP - 2126x、ADSP - 2136x等多款DSP在源代碼上兼容，并且在SISD模式下與第一代ADSP - 2106x SHARC處理器也兼容。

性能基準

在性能方面，該系列處理器表現(xiàn)出色。以300 MHz運行時，1024點復FFT僅需30.59 μs，F(xiàn)IR濾波器（每抽頭）為1.66 ns，IIR濾波器（每雙二階）為6.65 ns等。不同型號在頻率、RAM、ROM等方面存在差異，例如ADSP - 21477頻率為200 MHz，RAM為2 Mbits；ADSP - 21478頻率可達300 MHz，RAM為3 Mbits，ROM為4 Mbits；ADSP - 21479的RAM則高達5 Mbits。

二、核心架構

SIMD計算引擎

處理器包含兩個計算處理單元PEX和PEY，作為單指令多數(shù)據(jù)（SIMD）引擎工作。PEX始終處于活動狀態(tài)，PEY可通過設置MODE1寄存器中的PEYEN模式位來啟用。SIMD模式下，處理器能在兩個處理單元中執(zhí)行相同指令，但每個單元處理不同數(shù)據(jù)，這種架構在執(zhí)行數(shù)學密集型DSP算法時效率極高。同時，進入SIMD模式會使內存和處理單元之間的帶寬翻倍，使用DAGs傳輸數(shù)據(jù)時，每次內存或寄存器文件訪問會傳輸兩個數(shù)據(jù)值。不過需要注意的是，SIMD模式在外部SDRAM中支持，但在AMI中不支持。

獨立并行計算單元

每個處理單元內有算術邏輯單元（ALU）、乘法器和移位器，這些單元能在單周期內完成所有操作，且三個單元并行排列，最大化計算吞吐量。單多功能指令可執(zhí)行并行的ALU和乘法器操作，在SIMD模式下，這種并行操作會在兩個處理單元中同時發(fā)生。這些計算單元支持IEEE 32位單精度浮點、40位擴展精度浮點和32位定點數(shù)據(jù)格式。

定時器

處理器包含一個核心定時器，可生成周期性軟件中斷，還能配置為使用FLAG3作為定時器過期信號。

數(shù)據(jù)寄存器文件

每個處理單元都有一個通用數(shù)據(jù)寄存器文件，用于在計算單元和數(shù)據(jù)總線之間傳輸數(shù)據(jù)，并存儲中間結果。這些10端口、32寄存器（16個主寄存器，16個輔助寄存器）的寄存器文件，結合處理器的增強哈佛架構，允許計算單元和內部內存之間無約束的數(shù)據(jù)流。

上下文切換

處理器的許多寄存器都有輔助寄存器，在中斷服務期間可激活以實現(xiàn)快速上下文切換。數(shù)據(jù)寄存器、DAG寄存器和乘法器結果寄存器都有輔助寄存器，主寄存器在復位時激活，輔助寄存器由模式控制寄存器中的控制位激活。

通用寄存器

通用寄存器可用于通用任務。USTAT（4）寄存器允許對所有外設控制和狀態(tài)寄存器進行簡單的位操作（設置、清除、切換、測試、異或）。數(shù)據(jù)總線交換寄存器（PX）允許在64位PM數(shù)據(jù)總線和64位DM數(shù)據(jù)總線之間，或在40位寄存器文件和PM/DM數(shù)據(jù)總線之間傳遞數(shù)據(jù)，這些寄存器包含處理數(shù)據(jù)寬度差異的硬件。

單周期取指令和四個操作數(shù)

處理器采用增強哈佛架構，數(shù)據(jù)內存（DM）總線傳輸數(shù)據(jù)，程序內存（PM）總線傳輸指令和數(shù)據(jù)。憑借獨立的程序和數(shù)據(jù)內存總線以及片上指令緩存，處理器能在單周期內同時獲取四個操作數(shù)（每個數(shù)據(jù)總線兩個）和一條指令（從緩存中）。

指令緩存

處理器的片上指令緩存支持三總線操作，用于獲取一條指令和四個數(shù)據(jù)值。緩存是選擇性的，僅緩存與PM總線數(shù)據(jù)訪問沖突的指令，這使得核心循環(huán)操作（如數(shù)字濾波器乘累加和FFT蝶形處理）能夠全速執(zhí)行。

數(shù)據(jù)地址生成器

處理器的兩個數(shù)據(jù)地址生成器（DAGs）用于間接尋址和在硬件中實現(xiàn)循環(huán)數(shù)據(jù)緩沖區(qū)。循環(huán)緩沖區(qū)可高效編程延遲線和其他數(shù)字信號處理所需的數(shù)據(jù)結構，常用于數(shù)字濾波器和傅里葉變換。兩個DAGs包含足夠的寄存器，可創(chuàng)建多達32個循環(huán)緩沖區(qū)（16個主寄存器集，16個輔助寄存器集），并自動處理地址指針回繞，減少開銷，提高性能，簡化實現(xiàn)。

靈活的指令集

48位指令字可容納各種并行操作，便于簡潔編程。例如，處理器能在兩個處理單元中有條件地執(zhí)行乘法、加法和減法，同時分支并從內存中獲取多達四個32位值，所有這些都在一條指令中完成。

可變指令集架構（VISA）

除了支持以前SHARC處理器的標準48位指令外，處理器還支持16位和32位的新指令。這種可變指令集架構（VISA）通過去除48位指令中的冗余/未使用位，創(chuàng)建更高效、緊湊的代碼。程序序列器支持從內部和外部SDRAM內存中獲取這些16位和32位指令，但這種支持不擴展到異步內存接口（AMI）。要使用VISA選項構建源模塊，以便代碼生成工具創(chuàng)建更高效的操作碼。

片上內存

處理器包含不同數(shù)量的內部RAM和內部ROM，每個塊可配置為不同的代碼和數(shù)據(jù)存儲組合。每個內存塊支持核心處理器和I/O處理器的單周期獨立訪問。處理器的SRAM可配置為最多160k字的32位數(shù)據(jù)、320k字的16位數(shù)據(jù)、106.7k字的48位指令（或40位數(shù)據(jù)），或不同字大小的組合，最大可達5 Mbits。所有內存都可作為16位、32位、48位或64位字訪問，還支持16位浮點存儲格式，能有效使片上存儲的數(shù)據(jù)量翻倍，32位浮點和16位浮點格式之間的轉換可在單指令中完成。

三、外部內存與端口

外部內存接口

外部內存接口支持通過核心和DMA訪問外部內存，外部內存地址空間分為四個銀行，任何銀行都可編程為異步或同步內存。外部端口由異步內存接口（AMI）、SDRAM控制器和仲裁邏輯組成。AMI可與SRAM、FLASH等設備通信，支持Bank 0中的6M字外部內存和Bank 1、2、3中的8M字外部內存；SDRAM控制器支持與標準SDRAM的無縫接口，Bank 0支持62M字外部內存，Bank 1、2、3支持64M字外部內存；仲裁邏輯用于協(xié)調內部和外部內存之間的核心和DMA傳輸。

外部端口

外部端口為各種行業(yè)標準內存設備提供高性能、無縫接口，僅在196球CSP_BGA封裝上可用。它可通過獨立的內部內存控制器連接到同步和/或異步內存設備，四個內存選擇引腳可使多達四個獨立設備共存，支持同步和異步設備類型的任意組合。

SIMD訪問外部內存

SDRAM控制器支持在64位外部端口數(shù)據(jù)總線（EPD）上進行SIMD訪問，可訪問PEy單元在正常字空間（NW）中的互補寄存器，提高了性能。

VISA和ISA訪問外部內存

SDRAM控制器支持VISA代碼操作，減少了內存負載，因為VISA指令被壓縮，且總線獲取減少，在最佳情況下，一個48位獲取包含三條有效指令。同時也支持傳統(tǒng)ISA操作的代碼執(zhí)行，但無論VISA/ISA，代碼執(zhí)行僅支持從Bank 0進行。

四、外設接口

數(shù)字應用接口（DAI）

DAI提供了將各種外設連接到任何DAI引腳的能力，通過信號路由單元（SRU）實現(xiàn)。SRU是一個矩陣路由單元，可在軟件控制下互連DAI提供的外設，使DAI相關外設能用于更廣泛的應用。相關外設包括八個串行端口、四個精密時鐘發(fā)生器（PCG）、一個S/PDIF收發(fā)器、四個異步采樣率轉換器（ASRC）和一個輸入數(shù)據(jù)端口（IDP）。

串行端口（SPORTs）

處理器有八個同步串行端口，為各種數(shù)字和混合信號外設提供廉價接口。串行端口由兩條數(shù)據(jù)線、一個時鐘和幀同步組成，數(shù)據(jù)線可編程為發(fā)送或接收，每個數(shù)據(jù)線都有專用的DMA通道。串行端口可支持多達16個發(fā)送或16個接收DMA通道的音頻數(shù)據(jù)，或四個每幀128通道的全雙工TDM流。

S/PDIF收發(fā)器

S/PDIF收發(fā)器無單獨的DMA通道，接收串行格式的音頻數(shù)據(jù)并將其轉換為雙相編碼信號。串行數(shù)據(jù)輸入可格式化為左對齊、I2S或右對齊，字寬為16、18、20或24位。

異步采樣率轉換器（SRC）

SRC包含四個模塊，與AD1896 192 kHz立體聲異步采樣率轉換器使用相同的核心。SRC模塊提供高達128 dB的SNR，可在不使用內部處理器資源的情況下對獨立立體聲通道進行同步或異步采樣率轉換，四個SRC模塊還可配置為一起工作，以轉換多通道音頻數(shù)據(jù)而無相位失配，還可用于清理來自抖動時鐘源（如S/PDIF接收器）的音頻數(shù)據(jù)。

輸入數(shù)據(jù)端口（IDP）

IDP提供多達八個串行輸入通道，每個通道都有自己的時鐘、幀同步和數(shù)據(jù)輸入。八個通道自動多路復用到一個32位×8深度的FIFO中，數(shù)據(jù)始終格式化為64位幀并分為兩個32位字。串行協(xié)議設計用于接收I2S、左對齊采樣對或右對齊模式的音頻通道。IDP還提供一個并行數(shù)據(jù)采集端口（PDAP），可用于接收并行數(shù)據(jù)，支持最大20位數(shù)據(jù)和四種不同的打包模式。

精密時鐘發(fā)生器（PCG）

PCG由四個單元組成，每個單元從時鐘輸入信號生成一對信號（時鐘和幀同步）。四個單元功能相同且相互獨立，PCG A和B的輸出可通過DAI引腳路由，PCG C和D的輸出可驅動到DAI和DPI引腳。

數(shù)字外設接口（DPI）

DPI提供與兩個串行外設接口端口（SPI）、一個通用異步接收器 - 發(fā)送器（UART）、12個標志、一個2線接口（TWI）、三個PWM模塊和兩個通用定時器的連接。

SPI接口

SPI是行業(yè)標準的同步串行鏈路，支持主從模式，可在多主環(huán)境中工作，具有可編程波特率、時鐘相位和極性，使用開漏驅動器支持多主配置，避免數(shù)據(jù)沖突。

UART端口

UART端口是全雙工的，與PC標準UART兼容，支持全雙工、DMA支持的異步串行數(shù)據(jù)傳輸，具有多處理器通信能力，支持5到8個數(shù)據(jù)位、1或2個停止位以及無、偶或奇校驗。UART端口支持PIO和DMA兩種操作模式，波特率、串行數(shù)據(jù)格式、錯誤代碼生成和狀態(tài)以及中斷均可編程。

脈沖寬度調制（PWM）

PWM模塊是靈活的可編程波形發(fā)生器，可生成電機和發(fā)動機控制或音頻功率控制所需的開關模式。PWM發(fā)生器可生成中心對齊或邊緣對齊的PWM波形，整個PWM模塊有四組四個PWM輸出，共產生16個PWM輸出。PWM發(fā)生器在生成中心對齊PWM波形時可工作在單更新模式或雙更新模式。

定時器

處理器共有三個定時器，一個核心定時器可生成周期性軟件中斷，兩個通用定時器可生成周期性中斷，并可獨立設置為三種模式之一：脈沖波形生成模式、脈沖寬度計數(shù)/捕獲模式和外部事件看門狗模式。

2線接口端口（TWI）

TWI是雙向2線串行總線，用于移動8位數(shù)據(jù)，符合I2C總線協(xié)議，具有7位尋址、同時控制器和目標操作、數(shù)字濾波和定時事件處理、100 kbps和400 kbps數(shù)據(jù)速率以及低中斷率等特點。

移位寄存器

移位寄存器可作為串行到并行數(shù)據(jù)轉換器，由18級串行移位寄存器、18位鎖存器和三態(tài)輸出緩沖器組成，移位寄存器和鎖存器有單獨的時鐘。

五、I/O處理器特性

DMA控制器

DMA控制器獨立于處理器核心運行，允許在核心執(zhí)行程序指令的同時進行DMA操作。處理器上最多有65個DMA通道，可在處理器的內部內存和串行端口、SPI端口、IDP、PDAP或UART之間進行傳輸。DMA功能還包括DMA傳輸完成時的中斷生成和自動鏈接DMA傳輸?shù)腄MA鏈。

延遲線DMA和散列/聚集DMA

處理器提供延遲線DMA和散列/聚集DMA功能，分別允許處理器以有限的核心交互讀寫外部延遲線緩沖區(qū)（即外部內存），以及讀寫非連續(xù)內存塊。

加速器

處理器包含F(xiàn)FT、FIR和IIR加速器，分別用于實現(xiàn)基 - 2復/實輸入、復輸出FFT，有限脈沖響應（FIR）濾波和無限脈沖響應（IIR）濾波，這些加速器在外部時鐘頻率下運行。

看門狗定時器（WDT）

處理器包含一個32位看門狗定時器，可用于實現(xiàn)軟件看門狗功能，提高系統(tǒng)可靠性。當定時器到期前未被軟件重新加載時，會強制處理器進入已知狀態(tài)。

實時時鐘（RTC）

RTC提供強大的數(shù)字手表功能，包括當前時間、秒表和鬧鐘。RTC由SHARC處理器外部的32.768 kHz晶體提供時鐘，有專用的電源引腳，即使處理器的其余部分處于低功耗狀態(tài)，RTC也能保持供電和時鐘運行。RTC提供多種可編程中斷選項，還提供一個1 Hz的RTCLKOUT信號用于校準。

六、系統(tǒng)設計與開發(fā)工具

系統(tǒng)設計

程序啟動

內部內存可在系統(tǒng)上電時從8位EPROM通過外部端口、SPI主設備或SPI從設備啟動，啟動方式由BOOT_CFG2 - 0引腳決定。此外，還有運行復位功能，可在不復位PLL和SDRAM控制器或執(zhí)行啟動的情況下復位處理器核心和外設。

電源供應

處理器的內部（VDD_INT）和外部（VDD_EXT）電源有單獨的連接，內部和模擬電源必須滿足VDD_INT規(guī)格，外部電源必須滿足VDD_EXT規(guī)格。為減少噪聲耦合，PCB應使用VDD_INT和GND的平行電源和接地平面。

JTAG仿真器連接器

ADI的JTAG仿真器使用處理器的IEEE 1149.1 JTAG測試訪問端口來監(jiān)控和控制目標板處理器，提供全處理器速度的仿真，允許檢查和修改內存、寄存器和處理器堆棧，且不會影響目標系統(tǒng)的負載或時序。

開發(fā)工具

ADI為其處理器提供了完整的軟件和硬件開發(fā)工具，包括集成開發(fā)環(huán)境（CrossCore? Embedded Studio和VisualDSP++?）、評估產品、仿真器和各種軟件插件。

集成開發(fā)環(huán)境（IDEs）

CrossCore Embedded Studio基于EclipseTM框架，支持大多數(shù)ADI處理器家族，是未來處理器（包括多核設備）的首選IDE，可無縫集成軟件插件以支持實時操作系統(tǒng)、文件系統(tǒng)、TCP/IP堆棧、USB堆棧、算法軟件模塊和評估硬件板支持包。VisualDSP++支持在CrossCore Embedded Studio發(fā)布之前推出的處理器家族，包括ADI的VDK實時操作系統(tǒng)和開源TCP/IP堆棧，但不支持未來的ADI處理器。

EZ - KIT Lite評估板和套件

ADI提供各種EZ - KIT Lite評估板，包括處理器和關鍵外設，支持片上仿真功能和其他評估與開發(fā)功能。還有各種EZ - Extenders子卡，提供額外的專業(yè)功能，如音頻和視頻處理。EZ - KIT Lite評估套件是一種經濟有效的方式，可用于學習ADI處理器的開發(fā)，每個套件包括評估板、IDE評估版本的下載說明、USB電纜和電源，支持在板上Flash設備中存儲用戶特定的啟動代碼，實現(xiàn)獨立操作。

軟件插件

ADI提供與CrossCore Embedded Studio無縫集成的軟件插件，包括評估硬件的板支持包、各種中間件包和算法模塊，可擴展其功能并減少開發(fā)時間。

七、總結

ADSP - 21477/ADSP - 21478/ADSP - 21479處理器憑借其高性能的核心架構、豐富的外設接口、強大的I/O處理器特性以及完善的開發(fā)工具支持，在高性能音頻處理領域具有顯著優(yōu)勢。無論是對于音頻設備制造商還是電子工程師來說，這款處理器都是一個值得考慮的選擇。在實際應用中，我們需要根據(jù)具體的需求和場景，合理選擇處理器型號，并充分利用其各種特性，以實現(xiàn)最佳的性能和功能。你在使用這款處理器的過程中遇到過哪些問題呢？歡迎在評論區(qū)分享你的經驗和見解。