2. 關(guān)鍵特性

2.1 高動(dòng)態(tài)范圍與低噪聲

• 動(dòng)態(tài)范圍：AD6650擁有高達(dá)116 dB的動(dòng)態(tài)范圍，這意味著它能夠同時(shí)處理強(qiáng)信號(hào)和弱信號(hào)，而不會(huì)出現(xiàn)失真或飽和的情況。這在復(fù)雜的無(wú)線環(huán)境中尤為重要，可以有效提高系統(tǒng)的抗干擾能力。
• 噪聲系數(shù)：其噪聲系數(shù)僅為10 dB，低噪聲的特性使得芯片能夠在微弱信號(hào)的情況下依然保持良好的性能，提高了系統(tǒng)的靈敏度。

2.2 豐富的功能模塊

• 數(shù)字VGA：數(shù)字可變?cè)鲆娣糯笃骺梢造`活調(diào)整增益，最大增益可達(dá)36 dB，增益步長(zhǎng)為0.094 dB，能夠適應(yīng)不同強(qiáng)度的輸入信號(hào)，確保后續(xù)處理模塊接收到合適的信號(hào)強(qiáng)度。
• I/Q解調(diào)器：實(shí)現(xiàn)了從IF到基帶的頻率轉(zhuǎn)換，將輸入信號(hào)分離為同相（I）和正交（Q）分量，為后續(xù)的數(shù)字信號(hào)處理奠定了基礎(chǔ)。
• 低通濾波器：每個(gè)I/Q信號(hào)路徑都配備了七階有源低通濾波器，帶寬為3.5 MHz，在25.9 MHz處具有超過(guò)70 dB的混疊抑制能力，能夠有效濾除帶外干擾。
• 雙ADC：采用兩個(gè)AD9238核心的ADC，滿量程輸入功率為4 dBm，能夠?qū)π盘?hào)進(jìn)行高精度的采樣和數(shù)字化處理。

2.3 靈活的數(shù)字處理

• 可編程抽取和濾波：芯片上的數(shù)字抽取和濾波電路可以去除感興趣信道之外的不需要的信號(hào)和噪聲?？删幊痰?a href="http://m.sdkjxy.cn/tags/ram/" target="_blank">RAM系數(shù)濾波器將抗混疊、匹配濾波和靜態(tài)均衡功能結(jié)合在一起，提供了高效的濾波解決方案。
• 多種時(shí)鐘和數(shù)據(jù)接口：支持串行數(shù)據(jù)輸出端口，提供靈活的數(shù)據(jù)傳輸方式。同時(shí)，芯片還具備微處理器接口和JTAG邊界掃描功能，方便進(jìn)行編程和調(diào)試。

3. 工作原理

3.1 模擬前端

• DVGA：作為輸入級(jí)，DVGA的主要作用是擴(kuò)展ADC的動(dòng)態(tài)范圍，避免信號(hào)在ADC輸入處發(fā)生削波。它的輸入阻抗為200 Ω，最大輸入為4 dBm。
• I/Q解調(diào)器：將中頻信號(hào)轉(zhuǎn)換為基帶信號(hào)，為后續(xù)的數(shù)字處理提供基礎(chǔ)。
• 低通濾波器：對(duì)解調(diào)后的信號(hào)進(jìn)行濾波，去除高頻干擾。
• 雙ADC：將模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，為數(shù)字后端處理提供數(shù)據(jù)。

3.2 數(shù)字后端

• 粗直流校正：對(duì)I和Q路徑中的直流偏移進(jìn)行一次性校準(zhǔn)，減少直流偏移對(duì)信號(hào)的影響。
• 自動(dòng)增益控制（AGC）：調(diào)整數(shù)字控制的VGA的增益，使輸入信號(hào)的幅度達(dá)到可編程的水平，防止ADC削波。同時(shí)，通過(guò)重新線性化模塊，使芯片在外部看起來(lái)具有恒定的增益。
• 數(shù)字濾波：經(jīng)過(guò)CIC4濾波器、IIR濾波器和可編程RAM系數(shù)濾波器（RCF）的處理，對(duì)信號(hào)進(jìn)行抽取和濾波，提高信號(hào)的質(zhì)量。

4. 應(yīng)用技巧

4.1 直流校正

• 啟動(dòng)過(guò)程：在啟動(dòng)時(shí)，精細(xì)直流校正模塊可能需要幾分鐘才能收斂到良好的直流估計(jì)值。為了加快收斂速度，可以采用兩步啟動(dòng)過(guò)程。首先，按照推薦設(shè)置配置精細(xì)直流校正塊的參數(shù)，將凍結(jié)位設(shè)置為啟用狀態(tài)，使精細(xì)直流校正在粗直流校正更新后再響應(yīng)。同時(shí)，將最小周期設(shè)置為較小的值，如10，以保證更快的收斂。約500 ms后，將凍結(jié)位寫(xiě)為低電平，此時(shí)直流校正開(kāi)始收斂并去除偏移。如果需要，還可以將最小周期設(shè)置為較大的值。
• 性能表現(xiàn)：通過(guò)推薦的設(shè)置，對(duì)于小信號(hào)，直流校正性能可以達(dá)到約?120 dBFS或更好。當(dāng)信號(hào)足夠大觸發(fā)AGC環(huán)路時(shí)，直流分量會(huì)上升，但始終比感興趣的信號(hào)低40 dBc。

4.2 時(shí)鐘和電源設(shè)計(jì)

• 時(shí)鐘：為了保證芯片的性能，編碼信號(hào)必須是高質(zhì)量、低相位噪聲的源。建議使用差分時(shí)鐘驅(qū)動(dòng)AD6650，并通過(guò)變壓器或電容將信號(hào)交流耦合到CLK和CLK引腳。
• 電源：選擇線性電源，避免使用開(kāi)關(guān)電源，因?yàn)殚_(kāi)關(guān)電源的輻射分量可能會(huì)被芯片接收。每個(gè)電源引腳都應(yīng)使用0.1 μF的片式電容進(jìn)行去耦，以減少電源噪聲的影響。

4.3 布局和接地

• 布局：使用多層電路板，將數(shù)字輸出和模擬輸入分開(kāi)，以減少干擾。同時(shí)，對(duì)編碼電路進(jìn)行合理布局，避免噪聲對(duì)數(shù)字化過(guò)程的影響。
• 接地：采用模擬地和數(shù)字地分開(kāi)的方式，將AGND連接到RF板的模擬地，DGND連接到RF板的數(shù)字地。并通過(guò)多個(gè)接地返回跡線和過(guò)孔，將數(shù)字輸出電流快速引出，避免流入模擬前端。

5. 總結(jié)

AD6650以其高動(dòng)態(tài)范圍、低噪聲、豐富的功能模塊和靈活的數(shù)字處理能力，為GSM/EDGE接收系統(tǒng)的設(shè)計(jì)提供了強(qiáng)大的解決方案。在實(shí)際應(yīng)用中，通過(guò)合理的直流校正、時(shí)鐘和電源設(shè)計(jì)以及布局和接地，能夠充分發(fā)揮芯片的性能優(yōu)勢(shì)，實(shí)現(xiàn)高性能的無(wú)線通信系統(tǒng)。各位工程師在使用過(guò)程中，是否遇到過(guò)一些獨(dú)特的挑戰(zhàn)或者有一些創(chuàng)新性的應(yīng)用呢？歡迎在評(píng)論區(qū)分享！