SmartDV@EW26回顧（二）

在AI大模型、超算集群和云原生數(shù)據(jù)中心蓬勃發(fā)展的今天，芯片內部和節(jié)點中的“數(shù)據(jù)高速公路”和“存儲中樞”正成為制約處理器算力釋放和節(jié)點整體性能的核心瓶頸。SmartDV作為領先的半導體知識產權（設計IP）與驗證IP（VIP）解決方案提供商，正以其全面的高速接口、內存控制器與互連IP產品，為各類AI處理器、加速器和系統(tǒng)級芯片（SoC），高性能計算（HPC） 及數(shù)據(jù)中心處理器注入“超高速、低延遲、可擴展”的設計基因。

3月10日至12日，SmartDV在于德國紐倫堡展覽中心舉辦的2026年嵌入式世界展（Embedded World 2026，簡稱EW26）上，以“全棧IP解決方案提供商”的定位展示了汽車IP、AI與高性能計算（AI & HPC）、邊緣和連接（Edge & Connectivity）三大核心IP解決方案。上一篇介紹了汽車IP解決方案。

本篇則聚焦SmartDV的AI與高性能計算（AI & HPC）全面IP解決方案，深度剖析其如何以高帶寬、低延遲和低功耗的極致特性，助力芯片性能實現(xiàn)指數(shù)級提升。SmartDV提供專為下一代人工智能加速器、數(shù)據(jù)中心處理器和高性能計算的處理器和系統(tǒng)級芯片（SoC）而打造的全面的高速互連和存儲控制器IP產品組合。SmartDV的IP可實現(xiàn)卓越的帶寬、超低延遲和多芯片可擴展性，從而力助客戶縮短產品設計周期，實現(xiàn)最佳的芯片性能、功耗和面積（PPA），最終以最優(yōu)的總體成本實現(xiàn)卓越的系統(tǒng)性能。

完整互聯(lián)與控制IP覆蓋：高速接口與互聯(lián)、內存控制器及數(shù)據(jù)通路IP

SmartDV的IP產品覆蓋多類關鍵接口與控制器，各項技術指標表現(xiàn)出色：

六大核心優(yōu)勢力助AI產業(yè)因需而變

當前，AI技術和產業(yè)自身正在高速演進和演變，業(yè)界不僅迎來了自動駕駛、物理AI和邊緣AI等全新的應用場景和交互范式，而且從智算中心到邊緣計算都面臨著進一步降低算力成本、功耗和錯誤率的巨大壓力，從而給AI芯片和節(jié)點設計帶來了新的挑戰(zhàn)。而SmartDV憑借AI & HPC全面IP解決方案，致力于在以下六個方面支持芯片設計團隊更好地實現(xiàn)性能和成本目標。

匯聚成熟的技術和團隊：SmartDV將已廣受AI加速器、HPC集群與云基礎設施領域內的全球領導性企業(yè)信賴的技術結合在一起，成為芯片設計團隊的一站式提供商和技術合作伙伴。

全面的產品組合：覆蓋互連、存儲、芯片級集成IP全棧產品，使芯片集成設計的工作量大大降低。

性能與可靠性：專門針對低延遲、高帶寬場景深度優(yōu)化。

滿足最新技術標準和規(guī)范：基于最新的UCIe 3.0、CXL 3.1與PCIe 6.0協(xié)議規(guī)范打造，緊跟行業(yè)技術迭代節(jié)奏。

易集成特性：可配置、經過驗證的IP，使這些產品本身亦可實現(xiàn)快速部署。

全球化技術支持：從設計階段到落地部署，為客戶提供響應迅速的全流程技術服務。

從AI大模型的訓練集群到數(shù)據(jù)中心的高效運維，從面向科研的高性能計算到實現(xiàn)萬物智聯(lián)的邊緣計算，算力的競爭也離不開數(shù)據(jù)傳輸效率的競爭。SmartDV的AI& HPC解決方案并非簡單的單一IP集合，而是一套建立在設計IP、驗證IP與模擬IP（系列PHY）堅實底座之上的全棧技術體系，從而使得SmartDV能夠從邏輯層、物理層到驗證層全方位賦能AI & HPC芯片設計，真正實現(xiàn)“可快速落地、可高度信賴、可即刻量產”的全棧交付。

關于SmartDV

在SmartDV Technologies?，我們相信有更好的方法來應對集成電路的半導體知識產權（IP）問題。自2007年以來，我們一直專注于IP領域，因此，無論您是為下一代SoC、ASIC或FPGA尋找基于標準的設計IP，還是尋求驗證解決方案（VIP）來測試您的芯片設計，您都會發(fā)現(xiàn)SmartDV的IP非常易于集成。通過將專有的SmartCompiler?技術與數(shù)百名專家工程師的知識相結合，SmartDV可以對IP進行定制化以滿足您獨特的設計目標：快速、經濟、可靠。與提供“一刀切”通用解決方案的供應商不同，SmartDV可根據(jù)您的精確規(guī)格，量身交付所需IP：IP Your Way。

審核編輯 黃宇