探索MAX186/MAX188：低功耗8通道12位串行ADC的卓越性能與應用

在電子設計領(lǐng)域，數(shù)據(jù)采集系統(tǒng)至關(guān)重要，而模數(shù)轉(zhuǎn)換器（ADC）則是其中的核心組件。Maxim Integrated推出的MAX186/MAX188低功耗8通道12位串行ADC，憑借其出色的性能和豐富的功能，在眾多應用場景中脫穎而出。

文件下載：MAX188.pdf

一、產(chǎn)品概述

MAX186/MAX188是12位數(shù)據(jù)采集系統(tǒng)，集成了8通道多路復用器、高帶寬跟蹤/保持電路以及串行接口，具備高轉(zhuǎn)換速度和超低功耗的特點。它可以采用單+5V電源或雙±5V電源供電，模擬輸入可通過軟件配置為單極性/雙極性以及單端/差分操作模式。其4線串行接口能直接連接SPI、QSPI?和MICROWIRE?設備，無需外部邏輯，還可直接連接TMS320系列數(shù)字信號處理器。

二、產(chǎn)品特性亮點

2.1 多通道輸入與靈活配置

支持8通道單端或4通道差分輸入，可根據(jù)實際需求靈活選擇輸入模式，滿足不同應用場景的數(shù)據(jù)采集要求。

2.2 低功耗設計

工作模式下電流僅為1.5mA，掉電模式下更是低至2μA，有效降低了系統(tǒng)功耗，延長了電池供電設備的續(xù)航時間。

2.3 高速采樣與內(nèi)部資源

內(nèi)部集成跟蹤/保持電路，采樣率可達133kHz，且MAX186具備內(nèi)部4.096V參考電壓，方便用戶使用。

2.4 兼容多種接口

SPI、QSPI、MICROWIRE和TMS320兼容的4線串行接口，使得該ADC能與多種微處理器和數(shù)字信號處理器輕松連接，簡化了系統(tǒng)設計。

2.5 軟件可配置輸入

軟件可配置單極性或雙極性輸入，為用戶提供了更多的選擇和靈活性。

2.6 多種封裝形式

提供20引腳PDIP、SO和SSOP封裝，其中SSOP封裝比8引腳PDIP占用面積小30%，滿足不同的空間需求。

三、電氣特性分析

3.1 直流精度

分辨率為12位，不同等級的相對精度、差分非線性、偏移誤差和增益誤差等指標表現(xiàn)出色，確保了高精度的數(shù)據(jù)采集。

3.2 動態(tài)特性

在10kHz正弦波輸入、4.096VP - P、133ksps采樣率和2.0MHz外部時鐘的條件下，SINAD為70dB，THD為 - 80dB，SFDR為80dB，通道間串擾為 - 85dB，展現(xiàn)了良好的動態(tài)性能。

3.3 轉(zhuǎn)換速率

轉(zhuǎn)換時間在內(nèi)部時鐘和外部時鐘模式下有所不同，分別為5.5 - 10μs，跟蹤/保持采集時間為1.5μs，孔徑延遲為10ns，孔徑抖動小于50ps，保證了快速準確的轉(zhuǎn)換。

3.4 模擬輸入與參考

模擬輸入電壓范圍可根據(jù)單端和差分模式以及單極性和雙極性輸入進行配置，內(nèi)部參考（MAX186）輸出電壓穩(wěn)定，外部參考輸入也有相應的要求和特性。

四、工作原理與詳細描述

4.1 轉(zhuǎn)換技術(shù)

采用逐次逼近轉(zhuǎn)換技術(shù)和輸入跟蹤/保持（T/H）電路，將模擬信號轉(zhuǎn)換為12位數(shù)字輸出。

4.2 偽差分輸入

在差分模式下，通過內(nèi)部切換實現(xiàn)偽差分輸入，采樣時僅對IN +信號進行采樣，IN -需保持穩(wěn)定。

4.3 跟蹤/保持

T/H電路在控制字的特定位時鐘輸入后進入跟蹤和保持模式，其采集時間與輸入信號源阻抗有關(guān)，當源阻抗較高時，可通過連接輸入電容來解決，但會影響ADC的信號帶寬。

4.4 輸入帶寬

ADC的輸入跟蹤電路具有4.5MHz的小信號帶寬，可利用欠采樣技術(shù)數(shù)字化高速瞬態(tài)事件和測量高帶寬周期性信號，但建議使用抗混疊濾波以避免高頻信號混疊。

五、使用方法與操作要點

5.1 啟動轉(zhuǎn)換

通過向DIN時鐘輸入控制字節(jié)來啟動轉(zhuǎn)換，控制字節(jié)的格式包含通道選擇、單極性/雙極性模式、單端/差分模式以及時鐘和掉電模式等信息。

5.2 數(shù)字輸出

單極性輸入模式下輸出為直二進制，雙極性輸入模式下輸出為二進制補碼，數(shù)據(jù)以MSB優(yōu)先格式在SCLK下降沿時鐘輸出。

5.3 時鐘模式

可選擇內(nèi)部時鐘或外部時鐘模式進行逐次逼近轉(zhuǎn)換，外部時鐘模式下時鐘不僅用于數(shù)據(jù)移位，還驅(qū)動模數(shù)轉(zhuǎn)換步驟；內(nèi)部時鐘模式下ADC內(nèi)部生成轉(zhuǎn)換時鐘，方便微處理器讀取轉(zhuǎn)換結(jié)果。

5.4 數(shù)據(jù)幀格式

CS下降沿不會啟動轉(zhuǎn)換，第一個邏輯高電平時鐘輸入到DIN被解釋為起始位，轉(zhuǎn)換在控制字節(jié)的第8位（PD0位）時鐘輸入到DIN后的SCLK下降沿開始。

六、應用與注意事項

6.1 應用場景

廣泛應用于便攜式數(shù)據(jù)記錄、數(shù)據(jù)采集、高精度過程控制、自動測試、機器人、電池供電儀器和醫(yī)療儀器等領(lǐng)域。

6.2 電源上電復位

上電時，若SHDN未拉低，內(nèi)部上電復位電路將使ADC在內(nèi)部時鐘模式下激活，電源穩(wěn)定后內(nèi)部復位時間為100μs，此期間不應進行轉(zhuǎn)換。

6.3 參考緩沖補償

SHDN引腳可選擇內(nèi)部或外部補償，影響上電時間和最大轉(zhuǎn)換速度。外部補償需在VREF使用4.7μF電容，可實現(xiàn)全時鐘速度2MHz；內(nèi)部補償無需外部電容，但最大時鐘速率降至400kHz。

6.4 掉電模式

可通過控制字節(jié)的PD1和PD0位選擇軟件掉電模式，包括全掉電和快速掉電模式；SHDN引腳可實現(xiàn)硬件掉電，將ADC置于全掉電模式。不同掉電模式和補償方式會影響上電延遲和最大采樣率。

6.5 外部和內(nèi)部參考

MAX186可使用內(nèi)部或外部參考，MAX188需使用外部參考。內(nèi)部參考可提供4.096V電壓，外部參考可連接到VREF或REFADJ引腳。

6.6 布局與接地

為獲得最佳性能，建議使用印刷電路板，將數(shù)字和模擬信號線分開，建立單點模擬接地，使用旁路電容降低電源噪聲。

七、接口應用示例

7.1 與QSPI接口

可通過特定電路與QSPI實現(xiàn)高速接口，利用QSPI的微序列器對八個通道進行轉(zhuǎn)換，并將結(jié)果存儲在內(nèi)存中，減輕CPU負擔。

7.2 與TMS320C3x接口

在外部時鐘模式下，可通過特定步驟與TMS320C3x接口，實現(xiàn)數(shù)據(jù)的采集和讀取。

MAX186/MAX188低功耗8通道12位串行ADC以其豐富的功能、出色的性能和靈活的配置，為電子工程師在數(shù)據(jù)采集系統(tǒng)設計中提供了一個優(yōu)秀的選擇。在實際應用中，我們需要根據(jù)具體需求合理選擇工作模式、參考源和掉電模式等，同時注意布局和接地等問題，以充分發(fā)揮其性能優(yōu)勢。大家在使用過程中遇到過哪些問題呢？歡迎在評論區(qū)交流分享。