深入解析AD5504：高電壓四通道12位電壓輸出DAC

在電子設(shè)計(jì)領(lǐng)域，數(shù)模轉(zhuǎn)換器（DAC）是連接數(shù)字世界與模擬世界的關(guān)鍵橋梁。今天我們要深入探討的是Analog Devices推出的AD5504，一款高電壓四通道12位電壓輸出DAC，它在諸多應(yīng)用場(chǎng)景中展現(xiàn)出卓越的性能。

文件下載：AD5504.pdf

一、AD5504概述

1.1 產(chǎn)品特性

• 多通道與高分辨率：AD5504具備四通道輸出，分辨率高達(dá)12位，能夠滿足高精度的模擬信號(hào)輸出需求。
• 輸出范圍靈活：通過(guò)引腳 (R_{SEL}) 可選擇30V或60V的輸出范圍，為不同應(yīng)用提供了極大的靈活性。
• 集成功能豐富：集成了精密參考源、溫度傳感器報(bào)警功能和上電復(fù)位功能，同時(shí)具備低功耗串行接口和讀回能力，還支持通過(guò)LDAC實(shí)現(xiàn)同步更新。
• 寬溫度范圍：可在 -40°C 至 +105°C 的寬溫度范圍內(nèi)穩(wěn)定工作，適應(yīng)各種惡劣環(huán)境。

1.2 應(yīng)用領(lǐng)域

• 可編程電壓源：為需要精確電壓控制的系統(tǒng)提供穩(wěn)定的電壓輸出。
• 高電壓LED驅(qū)動(dòng)：滿足高電壓LED的驅(qū)動(dòng)需求，確保LED的穩(wěn)定發(fā)光。
• 光通信中的接收器偏置：為光通信系統(tǒng)中的接收器提供合適的偏置電壓，保證信號(hào)的準(zhǔn)確接收。

二、技術(shù)參數(shù)詳解

2.1 電氣特性

• 精度指標(biāo)：分辨率為12位，差分非線性（DNL）在 -1 至 1 LSB 之間，積分非線性（INL）在不同模式下有不同的范圍，如60V模式下為 -2 至 +2 LSB，30V模式下為 -3 至 +3 LSB。
• 溫度系數(shù)：輸出電壓溫度系數(shù)為 50 ppm/°C（DAC代碼為半量程），增益溫度系數(shù)為 10 ppm of FSR/°C（60V模式）。
• 誤差指標(biāo)：零刻度誤差（VZSE）最大為100 mV，滿刻度誤差（VFSE）在不同溫度區(qū)間有不同表現(xiàn)，增益誤差在 -0.6% 至 +0.6% of FSR 之間。
• 輸出特性：輸出電壓范圍為 AGND + 0.5 V 至 (V_{DD}-0.5 ~V)，短路電流為 2 mA，直流輸出阻抗為 3 Ω，直流輸出泄漏電流為 10 μA。

2.2 交流特性

• 輸出電壓建立時(shí)間：30V模式下為 45 μs，60V模式下為 25 μs（? 至 ? 量程，±1 LSB 建立）。
• 壓擺率：為 0.65 V/μs。
• 數(shù)字到模擬毛刺能量：在60V模式下為 300 nV - s。
• 噪聲指標(biāo)：峰 - 峰值噪聲在 0.1 Hz 至 10 Hz 范圍內(nèi)為 140 μV p - p，在 0.1 Hz 至 10 kHz 范圍內(nèi)為 1 mV p - p（DAC代碼為 0x800）。

2.3 時(shí)序特性

AD5504的時(shí)序特性對(duì)于正確的數(shù)據(jù)傳輸和操作至關(guān)重要。例如，SCLK 周期時(shí)間最小為 60 ns，SCLK 高電平時(shí)間和低電平時(shí)間最小均為 10 ns 等。這些時(shí)序參數(shù)確保了數(shù)據(jù)的準(zhǔn)確讀寫(xiě)和設(shè)備的穩(wěn)定運(yùn)行。

2.4 絕對(duì)最大額定值

• 電壓范圍：(V{DD}) 為 -0.3V 至 +64V，(V{LOGIC}) 為 -0.3V 至 +7V，(V{OUTx}) 為 -0.3V 至 (V{DD}+0.3V) 等。
• 溫度范圍：最大結(jié)溫為 150°C，存儲(chǔ)溫度范圍為 -65°C 至 +150°C。

2.5 熱阻

16引腳TSSOP封裝的熱阻 (theta_{JA}) 為 112.60 °C/W，在設(shè)計(jì)散熱方案時(shí)需要考慮這一參數(shù)，以確保設(shè)備在正常溫度范圍內(nèi)工作。

三、工作原理

3.1 電源上電狀態(tài)

上電時(shí)，上電復(fù)位電路將控制寄存器的位清零為 0x40，使模擬部分初始處于掉電狀態(tài)，降低功耗。用戶可以在僅消耗 30 μA 電源電流的情況下對(duì) DAC 寄存器進(jìn)行編程。

3.2 掉電模式

每個(gè) DAC 通道可以通過(guò)編程控制寄存器單獨(dú)上電或掉電。掉電時(shí)，相關(guān)的模擬電路關(guān)閉以降低功耗，數(shù)字部分保持上電狀態(tài)。DAC 放大器的輸出可以通過(guò)控制寄存器的 Bit C6 設(shè)置為三態(tài)或通過(guò)內(nèi)部 20 kΩ 電阻連接到 AGND。

3.3 DAC 通道架構(gòu)

單個(gè) DAC 通道由一個(gè) 12 位電阻串 DAC 后跟一個(gè)輸出緩沖放大器組成。電阻串結(jié)構(gòu)保證了 DAC 的單調(diào)性，12 位二進(jìn)制數(shù)字代碼決定了從電阻串上的哪個(gè)節(jié)點(diǎn)提取電壓，輸出放大器將 DAC 輸出電壓放大以實(shí)現(xiàn) 0V 至 30V 或 0V 至 60V 的固定線性電壓輸出范圍。

3.4 輸出范圍選擇

通過(guò) (R{SEL}) 引腳選擇 DAC 的輸出范圍。當(dāng) (R{SEL}) 連接到邏輯 1 時(shí)，輸出范圍為 0V 至 30V；當(dāng) (R{SEL}) 連接到邏輯 0 時(shí)，輸出范圍為 0V 至 60V。在串行接口不使用時(shí)可以隨時(shí)更改 (R{SEL}) 的狀態(tài)。

3.5 CLR 功能

(CLR) 引腳是異步清零輸入，下降沿敏感。當(dāng) (CLR) 為低電平時(shí)，所有 LDAC 脈沖被忽略，輸入寄存器和 DAC 寄存器被清零為 0x000，輸出為零刻度。

3.6 LDAC 功能

DAC 輸出可以通過(guò)硬件 (LDAC) 引腳進(jìn)行更新。(LDAC) 通常為高電平，下降沿時(shí)數(shù)據(jù)從輸入寄存器復(fù)制到 DAC 寄存器，DAC 輸出同時(shí)更新。如果 (LDAC) 保持低電平或在第 16 個(gè) SCLK 下降沿為低電平，則相應(yīng)的 DAC 寄存器和輸出會(huì)自動(dòng)更新。

3.7 溫度傳感器

AD5504 集成了溫度傳感器，當(dāng)芯片溫度超過(guò) 110°C 時(shí)，設(shè)備進(jìn)入熱關(guān)斷模式，模擬部分掉電，DAC 輸出斷開(kāi)，控制寄存器的 Bit 0 置為 1，(ALARM) 引腳變?yōu)榈碗娖?。只有?dāng)控制寄存器的 Bit 0 清零為 0 時(shí)，設(shè)備才會(huì)退出熱關(guān)斷模式。

3.8 功耗計(jì)算

功耗產(chǎn)生的熱量會(huì)導(dǎo)致芯片和封裝溫度升高，可通過(guò)公式 (T{J}=T{A}+(P{TOTAL} × theta{JA})) 計(jì)算封裝結(jié)溫，其中 (T{J}) 為封裝結(jié)溫，(T{A}) 為環(huán)境溫度，(P{TOTAL}) 為總功耗，(theta{JA}) 為熱阻。為保證正常運(yùn)行，封裝結(jié)溫不應(yīng)超過(guò) 130°C。

3.9 電源供電順序

AD5504 的電源可以按任意順序施加，但在施加電源之前，AGND 和 DGND 引腳應(yīng)連接到相關(guān)接地平面。上電期間，數(shù)字輸入引腳（SCLK、SDI、SYNC、(R_{SEL}) 和 (CLR)）不應(yīng)浮空，可以根據(jù)需要連接上拉或下拉電阻。

四、串行接口

4.1 接口標(biāo)準(zhǔn)

AD5504 的串行接口（(SYNC)、SCLK、SDI 和 SDO）兼容 SPI 接口標(biāo)準(zhǔn)以及大多數(shù) DSP。輸入移位寄存器為 16 位寬，由一個(gè)讀寫(xiě)控制位、三個(gè)地址位和 12 位 DAC 數(shù)據(jù)位組成，數(shù)據(jù)按 MSB 優(yōu)先順序加載。

4.2 寫(xiě)模式

寫(xiě)寄存器時(shí)，(R / overline{W}) 位應(yīng)設(shè)置為 0，三個(gè)地址位確定要更新的寄存器。數(shù)據(jù)在同一幀的剩余 12 個(gè)時(shí)鐘周期內(nèi)時(shí)鐘輸入到所選寄存器。寫(xiě)序列從 (SYNC) 線拉低開(kāi)始，數(shù)據(jù)在 SCLK 上升沿時(shí)鐘輸入到 16 位移位寄存器，第 16 個(gè)下降時(shí)鐘沿完成數(shù)據(jù)輸入并執(zhí)行編程功能。

4.3 讀模式

AD5504 允許通過(guò)串行接口從除 DAC 寄存器外的所有可直接訪問(wèn)的寄存器進(jìn)行數(shù)據(jù)讀回。讀回寄存器時(shí)，將 (R / overline{W}) 位設(shè)置為 1，三個(gè)地址位確定要讀回?cái)?shù)據(jù)的寄存器，數(shù)據(jù)在同一幀的接下來(lái) 12 個(gè)時(shí)鐘周期內(nèi)從 SDO 引腳時(shí)鐘輸出。由于 (t_{14})（110 ns）的時(shí)序要求，讀操作期間 SPI 接口的最大速度不應(yīng)超過(guò) 9 MHz。

4.4 控制寄存器寫(xiě)入

當(dāng) Bits[DB14:DB12] 為 1 時(shí)寫(xiě)入控制寄存器，控制寄存器設(shè)置 DAC 輸出的上電狀態(tài)。寫(xiě)入控制寄存器后必須跟隨另一個(gè)寫(xiě)操作，第二個(gè)寫(xiě)操作可以是寫(xiě)入 DAC 輸入寄存器或無(wú)操作（NOP）寫(xiě)。

五、接口示例

5.1 與 Blackfin DSP 接口

AD5504 的 SPI 接口可以方便地連接到 Analog Devices 的 Blackfin? DSP。Blackfin 具有集成的 SPI 端口，可以直接連接到 AD5504 的 SPI 引腳，可編程輸入/輸出引腳可用于讀取或設(shè)置與接口相關(guān)的數(shù)字輸入或輸出引腳的狀態(tài)。

5.2 與 ADSP - 21065L DSP 接口

Analog Devices 的 ADSP - 21065L 是一款浮點(diǎn) DSP，具有兩個(gè)串行端口（SPORTs）?？梢允褂闷渲幸粋€(gè) SPORT 控制 AD5504，通過(guò)連接相關(guān)引腳實(shí)現(xiàn)數(shù)據(jù)的讀寫(xiě)操作。

六、總結(jié)

AD5504 作為一款高性能的高電壓四通道 12 位電壓輸出 DAC，憑借其豐富的功能、靈活的輸出范圍和良好的電氣性能，在眾多應(yīng)用領(lǐng)域具有廣闊的應(yīng)用前景。在實(shí)際設(shè)計(jì)中，電子工程師需要根據(jù)具體的應(yīng)用需求，合理選擇輸出范圍、配置控制寄存器，并注意電源供電順序和時(shí)序要求，以充分發(fā)揮 AD5504 的優(yōu)勢(shì)。你在使用 AD5504 或類(lèi)似 DAC 時(shí)遇到過(guò)哪些問(wèn)題呢？歡迎在評(píng)論區(qū)分享你的經(jīng)驗(yàn)和見(jiàn)解。