AD5390/AD5391/AD5392：多通道DAC的設(shè)計與應(yīng)用

在電子設(shè)計領(lǐng)域，數(shù)模轉(zhuǎn)換器（DAC）是連接數(shù)字世界和模擬世界的關(guān)鍵橋梁。今天，我們就來深入探討Analog Devices公司的AD5390/AD5391/AD5392系列多通道DAC，看看它們在設(shè)計和應(yīng)用方面有哪些獨特之處。

文件下載：AD5391.pdf

一、產(chǎn)品概述

AD5390和AD5391是單電源、16通道的DAC，分別提供14位和12位的分辨率；AD5392則是單電源、8通道、14位的DAC。這些器件有64引腳LFCSP和52引腳LQFP兩種封裝形式，所有通道都配備了軌到軌輸出放大器，并且內(nèi)置了1.25/2.5 V、10 ppm/°C的參考電壓源。此外，它們還具備通道監(jiān)控功能、輸出放大器升壓模式等特性，可滿足多種應(yīng)用場景的需求。

二、關(guān)鍵特性

2.1 高精度與高分辨率

AD5390和AD5392提供14位分辨率，AD5391提供12位分辨率，能夠滿足不同精度要求的應(yīng)用。同時，它們保證了單調(diào)性，INL誤差在不同型號和電源電壓下有不同的最大值，如AD5391的INL誤差最大為±1 LSB。

2.2 豐富的接口兼容性

該系列器件支持SPI、QSPI、MICROWIRE和DSP兼容的3線串行接口，接口速度超過30 MHz，還具備I2C兼容接口，數(shù)據(jù)傳輸速率可達400 kHz，方便與各種微處理器和控制器進行連接。

2.3 集成功能強大

• 通道監(jiān)控功能：通過內(nèi)部的多路復(fù)用器，可將任意通道的輸出路由到MON_OUT引腳，方便使用外部ADC進行監(jiān)控。
• 輸出放大器升壓模式：可優(yōu)化輸出放大器的壓擺率，提高響應(yīng)速度。
• 用戶可編程功能：每個通道都有可編程的增益和偏移調(diào)整寄存器，用戶可以對任何DAC通道進行全面校準。

2.4 低功耗設(shè)計

每個通道的功耗通常為0.25 mA，在電源管理方面表現(xiàn)出色，適合對功耗有嚴格要求的應(yīng)用。

2.5 高ESD防護

具備6.5 kV HBM和2 kV FICDM的ESD額定值，增強了器件的可靠性和穩(wěn)定性。

三、技術(shù)參數(shù)詳解

3.1 電源規(guī)格

該系列器件有不同的電源電壓要求，如AD5390-5/AD5391-5/AD5392-5的AVDD范圍為4.5 V至5.5 V，DVDD范圍為2.7 V至5.5 V；AD5390-3/AD5391-3/AD5392-3的AVDD范圍為2.7 V至3.6 V，DVDD范圍為2.7 V至5.5 V。同時，對參考輸入電壓、輸入電流、輸出電壓范圍等參數(shù)也有明確規(guī)定。

3.2 動態(tài)性能

輸出電壓建立時間在不同模式下有所不同，如在升壓模式關(guān)閉且CR11 = 0時，AD5390/AD5392和AD5391的建立時間典型值為3 μs，最大值為8 μs。壓擺率在升壓模式開啟時為2.5 V/μs，關(guān)閉時為1.5 V/μs。

3.3 接口時序

詳細規(guī)定了SPI和I2C接口的時序參數(shù)，如SPI接口的SCLK周期時間、高時間、低時間等，以及I2C接口的SCL時鐘頻率、數(shù)據(jù)建立時間、保持時間等，確保數(shù)據(jù)的準確傳輸。

四、接口與功能實現(xiàn)

4.1 串行接口

• SPI、QSPI、MICROWIRE和DSP兼容接口：可在獨立模式或菊花鏈模式下工作。獨立模式下，通過SYNC信號控制寫入周期；菊花鏈模式下，可將多個器件級聯(lián)，增加系統(tǒng)通道數(shù)。此外，還支持讀回模式，方便進行系統(tǒng)診斷。
• I2C接口：作為I2C從設(shè)備，具有7位從地址，支持400 kHz的數(shù)據(jù)傳輸速率。數(shù)據(jù)傳輸過程中，通過START和STOP條件控制通信的開始和結(jié)束，通過ACK位確認數(shù)據(jù)接收。

4.2 特殊功能寄存器

AD5390/AD5391/AD5392包含多個特殊功能寄存器，如NOP（無操作）、Write CLR Code（寫入清除代碼）、Soft CLR（軟清除）、Soft Power-Down（軟電源關(guān)閉）、Soft Power-Up（軟電源開啟）、Soft Reset（軟復(fù)位）和Monitor Channel（通道監(jiān)控）等。這些寄存器可實現(xiàn)對器件的各種控制和配置。

4.3 硬件功能

• 復(fù)位功能：將RESET線拉低可將所有內(nèi)部寄存器復(fù)位到上電復(fù)位狀態(tài)，復(fù)位過程中BUSY信號變低，期間所有接口禁用，LDAC脈沖被忽略。
• 異步清除功能：CLR信號為負邊沿觸發(fā)，拉低CLR線可將DAC寄存器的內(nèi)容清除為用戶可配置的CLR寄存器中的數(shù)據(jù)。
• BUSY和LDAC功能：BUSY信號指示器件的狀態(tài)，LDAC信號用于控制DAC寄存器的更新。當(dāng)BUSY為低時，LDAC事件會被存儲，直到BUSY變高后更新DAC寄存器。

五、應(yīng)用場景

5.1 儀器儀表和工業(yè)控制

在工業(yè)自動化系統(tǒng)中，需要精確的模擬輸出信號來控制各種執(zhí)行器和傳感器。AD5390/AD5391/AD5392的多通道和高精度特性使其能夠滿足多個控制回路的需求，實現(xiàn)對工業(yè)過程的精確控制。

5.2 功率放大器控制

在多階段功率放大器設(shè)計中，需要大量的設(shè)定點來控制輸出級的操作。該系列器件的小尺寸和集成度高的特點，使其能夠方便地應(yīng)用于功率放大器的控制電路中，如IBIAS控制、平均功率控制、峰值功率控制等。

5.3 光學(xué)收發(fā)器

在300引腳MSA應(yīng)用中，需要數(shù)字到模擬轉(zhuǎn)換器來控制激光功率、APD偏置和調(diào)制器幅度。AD5390-3/AD5391-3/AD5392-3的低電源電壓和I2C、SPI接口兼容性，使其成為光學(xué)收發(fā)器應(yīng)用的理想選擇。

六、設(shè)計注意事項

6.1 電源去耦

為了確保器件的性能，需要對電源進行適當(dāng)?shù)娜ヱ?。在每個電源引腳附近，應(yīng)使用10 μF的鉭電容和0.1 μF的陶瓷電容進行旁路，以提供低阻抗路徑，減少電源線上的噪聲和干擾。

6.2 電源排序

正確的電源排序?qū)τ谄骷恼９ぷ髦陵P(guān)重要。應(yīng)先施加DVDD，然后在10 ms內(nèi)施加AVDD。如果AVDD不能在規(guī)定時間內(nèi)施加，應(yīng)進行硬件復(fù)位，以確保寄存器設(shè)置為默認值。

6.3 布局設(shè)計

在PCB布局設(shè)計中，應(yīng)將模擬和數(shù)字部分分開，避免數(shù)字信號對模擬信號的干擾。同時，應(yīng)盡量縮短信號走線長度，減少信號延遲和噪聲。

七、總結(jié)

AD5390/AD5391/AD5392系列多通道DAC以其高精度、高分辨率、豐富的接口兼容性和強大的集成功能，為電子工程師提供了一個優(yōu)秀的解決方案。在實際設(shè)計中，我們需要根據(jù)具體的應(yīng)用需求，合理選擇器件，并注意電源去耦、電源排序和布局設(shè)計等方面的問題，以確保系統(tǒng)的穩(wěn)定性和可靠性。

你在使用AD5390/AD5391/AD5392過程中遇到過哪些問題？或者你對它們在其他應(yīng)用場景中的表現(xiàn)有什么疑問？歡迎在評論區(qū)留言討論。