AD5628/AD5648/AD5668：高性能八通道DAC的深度解析

在電子設(shè)計(jì)領(lǐng)域，數(shù)模轉(zhuǎn)換器（DAC）是連接數(shù)字世界和模擬世界的關(guān)鍵橋梁。今天，我們將深入探討Analog Devices公司的AD5628/AD5648/AD5668系列八通道DAC，詳細(xì)了解其特性、應(yīng)用場(chǎng)景、工作原理以及設(shè)計(jì)要點(diǎn)。

文件下載：AD5628.pdf

產(chǎn)品概述

AD5628/AD5648/AD5668是一系列低功耗、八通道、12/14/16位緩沖電壓輸出DAC。這些器件均采用單2.7V至5.5V電源供電，并且在設(shè)計(jì)上保證了單調(diào)性。不同型號(hào)的分辨率有所不同，AD5668為16位，AD5648為14位，AD5628為12位。它們提供多種封裝形式，包括14引腳/16引腳TSSOP、16引腳LFCSP和16球WLCSP，滿足不同應(yīng)用的需求。

特性亮點(diǎn)

1. 高精度參考源

該系列器件集成了片上1.25V/2.5V、5 ppm/°C的參考源，為DAC提供穩(wěn)定的電壓基準(zhǔn)。AD5628 - 1/AD5648 - 1/AD5668 - 1采用1.25V參考源，滿量程輸出范圍為2.5V；AD5628 - 2/AD5648 - 2/AD5668 - 2和AD5668 - 3采用2.5V參考源，滿量程輸出范圍為5V。片上參考源在上電時(shí)默認(rèn)關(guān)閉，允許使用外部參考源，可通過軟件寫入啟用內(nèi)部參考源。

2. 低功耗設(shè)計(jì)

具有出色的低功耗特性，在5V電源下，功耗可降至400nA；在3V電源下，功耗可降至200nA。這使得該系列器件非常適合電池供電的便攜式設(shè)備。

3. 多種功能特性

• 上電復(fù)位功能：上電時(shí)，DAC輸出可復(fù)位到0V（AD5628 - 1/AD5648 - 1/AD5668 - 1、AD5628 - 2/AD5648 - 2/AD5668 - 2）或中間刻度（AD5668 - 3），確保在系統(tǒng)啟動(dòng)時(shí)輸出處于已知狀態(tài)。
• 掉電功能：支持三種掉電模式，可通過軟件選擇，降低器件的電流消耗。在掉電模式下，輸出級(jí)內(nèi)部切換到已知阻值的電阻網(wǎng)絡(luò)，保證器件在掉電時(shí)輸出阻抗已知。
• 硬件LDAC和CLR功能：LDAC功能可同時(shí)更新所有DAC輸出，用戶還可選擇更新特定的DAC通道；CLR功能可將所有DAC更新到用戶可編程的代碼，如零刻度、中間刻度或滿刻度。
• 軌到軌輸出：片上精密輸出放大器實(shí)現(xiàn)了軌到軌輸出擺幅，輸出范圍為0V至VDD。

應(yīng)用場(chǎng)景

AD5628/AD5648/AD5668系列DAC廣泛應(yīng)用于多個(gè)領(lǐng)域，包括：

• 過程控制：在工業(yè)自動(dòng)化系統(tǒng)中，用于精確控制電壓和電流，實(shí)現(xiàn)對(duì)生產(chǎn)過程的精確調(diào)節(jié)。
• 數(shù)據(jù)采集系統(tǒng)：為數(shù)據(jù)采集設(shè)備提供高精度的模擬輸出，用于信號(hào)調(diào)理和校準(zhǔn)。
• 便攜式電池供電儀器：低功耗特性使其成為便攜式設(shè)備的理想選擇，延長(zhǎng)電池續(xù)航時(shí)間。
• 數(shù)字增益和偏移調(diào)整：可用于調(diào)整信號(hào)的增益和偏移，提高系統(tǒng)的精度和穩(wěn)定性。
• 可編程電壓和電流源：為電路提供可編程的電壓和電流輸出，滿足不同的應(yīng)用需求。
• 可編程衰減器：實(shí)現(xiàn)對(duì)信號(hào)的可編程衰減，用于信號(hào)處理和調(diào)節(jié)。

工作原理

1. DAC架構(gòu)

該系列DAC采用CMOS工藝制造，架構(gòu)由一串DAC和一個(gè)輸出緩沖放大器組成。每個(gè)器件包含一個(gè)內(nèi)部1.25V/2.5V、5 ppm/°C的參考源，內(nèi)部增益為2。當(dāng)使用外部參考源時(shí)，理想輸出電壓為(V{OUT }=V{REFIN } timesleft(frac{D}{2^{N}}right))；當(dāng)使用內(nèi)部參考源時(shí)，理想輸出電壓為(V{OUT }=2 × V{REFOUT } timesleft(frac{D}{2^{N}}right))，其中D為加載到DAC寄存器的二進(jìn)制代碼的十進(jìn)制等效值，N為DAC的分辨率。

2. 電阻串

電阻串部分由一串阻值為R的電阻組成，加載到DAC寄存器的代碼決定了從電阻串的哪個(gè)節(jié)點(diǎn)提取電壓，并將其輸入到輸出放大器。由于采用電阻串結(jié)構(gòu)，保證了DAC的單調(diào)性。

3. 內(nèi)部參考源

片上參考源在上電時(shí)默認(rèn)關(guān)閉，可通過寫入控制寄存器啟用。當(dāng)使用內(nèi)部參考源時(shí)，建議在參考輸出和地之間放置一個(gè)100nF的電容，以保證參考源的穩(wěn)定性。需要注意的是，使用內(nèi)部參考源時(shí)不支持單個(gè)通道的掉電功能。

4. 輸出放大器

輸出緩沖放大器能夠產(chǎn)生軌到軌的輸出電壓，輸出范圍為0V至VDD。該放大器能夠驅(qū)動(dòng)2kΩ與200pF并聯(lián)到地的負(fù)載，壓擺率為1.5V/μs，1/4至3/4刻度的建立時(shí)間為7μs。

5. 串行接口

AD5628/AD5648/AD5668采用3線串行接口（SYNC、SCLK和DIN），兼容SPI、QSPI和MICROWIRE接口標(biāo)準(zhǔn)以及大多數(shù)DSP。寫序列開始時(shí)，將SYNC線拉低，數(shù)據(jù)從DIN線在SCLK的下降沿時(shí)鐘輸入到32位移位寄存器。串行時(shí)鐘頻率最高可達(dá)50MHz，使器件能夠與高速DSP兼容。在第32個(gè)下降時(shí)鐘沿，最后一位數(shù)據(jù)被時(shí)鐘輸入，執(zhí)行編程功能。SYNC線在下次寫序列之前必須拉高至少15ns，以確保下一次寫序列的啟動(dòng)。

設(shè)計(jì)要點(diǎn)

1. 電源旁路和接地

在設(shè)計(jì)電路時(shí)，需要仔細(xì)考慮電源和接地布局。印刷電路板應(yīng)具有獨(dú)立的模擬和數(shù)字部分，AGND和DGND的連接應(yīng)在一點(diǎn)進(jìn)行，且該點(diǎn)應(yīng)盡可能靠近器件。電源應(yīng)使用10μF和0.1μF的電容進(jìn)行旁路，電容應(yīng)盡可能靠近器件，0.1μF電容應(yīng)具有低等效串聯(lián)電阻（ESR）和低等效串聯(lián)電感（ESI）。電源線路應(yīng)采用盡可能大的走線，以提供低阻抗路徑，減少電源線上的毛刺影響。

2. 接口時(shí)序

在使用串行接口時(shí)，需要嚴(yán)格按照器件的時(shí)序要求進(jìn)行操作。注意SCLK的周期、高電平時(shí)間和低電平時(shí)間，以及SYNC的設(shè)置和保持時(shí)間。同時(shí)，要注意SYNC中斷的處理，避免無效的寫序列。

3. 掉電和復(fù)位操作

合理使用掉電和復(fù)位功能，可降低器件的功耗和確保系統(tǒng)的穩(wěn)定性。在掉電模式下，要注意輸出級(jí)的狀態(tài)和輸出阻抗的變化。復(fù)位操作可將DAC恢復(fù)到上電復(fù)位狀態(tài)，確保輸出處于已知狀態(tài)。

總結(jié)

AD5628/AD5648/AD5668系列DAC以其高精度、低功耗、多種功能特性和豐富的封裝形式，為電子工程師提供了一個(gè)優(yōu)秀的解決方案。在設(shè)計(jì)過程中，需要充分考慮器件的工作原理和設(shè)計(jì)要點(diǎn)，以確保系統(tǒng)的性能和穩(wěn)定性。你在使用這類DAC時(shí)遇到過哪些挑戰(zhàn)呢？歡迎在評(píng)論區(qū)分享你的經(jīng)驗(yàn)。