深入剖析ICSSSTVA16859B：DDR 13位到26位寄存器緩沖器
深入剖析ICSSSTVA16859B：DDR 13位到26位寄存器緩沖器
在DDR內(nèi)存模塊的設(shè)計(jì)中，選擇合適的緩沖器至關(guān)重要。ICSSSTVA16859B作為一款13位到26位的寄存器緩沖器，為DDR內(nèi)存模塊提供了完整的解決方案。今天，我們就來(lái)深入了解一下這款緩沖器的特點(diǎn)、應(yīng)用和技術(shù)參數(shù)。
文件下載：SSTVA16859BKLF.pdf
推薦應(yīng)用
ICSSSTVA16859B適用于多種DDR內(nèi)存模塊，包括DDRI（PC1600、PC2100）、DDR333（PC2700）和DDRI - 400（PC3200）。它可以與ICS93V857或ICS95V857配合使用，提供完整的DDR DIMM解決方案。
產(chǎn)品特性
信號(hào)兼容性
- 差分時(shí)鐘信號(hào)：采用差分時(shí)鐘信號(hào)（CLK/CLK#），能夠有效減少干擾，提高信號(hào)傳輸?shù)姆€(wěn)定性。
- SSTL_2兼容：數(shù)據(jù)寄存器與SSTL_2兼容，滿(mǎn)足SSTL_2信號(hào)數(shù)據(jù)要求，支持SSTL_2 class I規(guī)格的輸出。
低電壓操作
工作電壓范圍為(V_{DD}=2.3V)到(2.7V)，具有低電壓操作的特點(diǎn)，有助于降低功耗。
封裝形式
提供64引腳TSSOP和56引腳MLF兩種封裝形式，方便不同的設(shè)計(jì)需求。
性能超越
性能超越SSTVN16859，為設(shè)計(jì)提供更可靠的保障。
工作原理
數(shù)據(jù)從D到Q的流動(dòng)由差分時(shí)鐘（CLK/CLK#）和控制信號(hào)（RESET#）控制。CLK的上升沿觸發(fā)數(shù)據(jù)流動(dòng)，CLK#用于維持足夠的噪聲裕量。RESET#是一個(gè)LVCMOS異步信號(hào)，僅在加電時(shí)使用。當(dāng)RESET#為低電平時(shí)，所有內(nèi)部寄存器和輸出（Q）被復(fù)位到邏輯“低”狀態(tài)，所有輸入接收器、數(shù)據(jù)（D）和時(shí)鐘（CLK/CLK#）被關(guān)閉。
在DDR DIMM應(yīng)用中，RESET#與CLK和CLK#完全異步，因此這兩個(gè)信號(hào)之間沒(méi)有定時(shí)關(guān)系。進(jìn)入低功耗待機(jī)狀態(tài)時(shí)，寄存器將被清除，輸出將迅速驅(qū)動(dòng)到邏輯“低”電平，確保輸出無(wú)毛刺。從低功耗待機(jī)狀態(tài)恢復(fù)時(shí)，寄存器將在差分輸入接收器啟用之前迅速激活。當(dāng)數(shù)據(jù)輸入為邏輯“低”且時(shí)鐘穩(wěn)定時(shí)，設(shè)計(jì)確保輸出將保持在邏輯“低”電平。
引腳配置
64引腳TSSOP
| 引腳編號(hào) | 引腳名稱(chēng) | 類(lèi)型 | 描述 |
|---|---|---|---|
| 2 - 8、25 - 29、17、16、14 - 8、5 - 1 | Q(13:1) | 輸出 | 數(shù)據(jù)輸出 |
| 45、50、43、39、34、26、15、36、58 | GND | 電源 | 接地 |
| 46、59、47、38、33、27、18、6 | VDDQ | 電源 | 輸出電源電壓，標(biāo)稱(chēng)2.5V |
| 55、35、25、44、24 - 40、36、35、26、16、57 | D(13:1) | 輸入 | 數(shù)據(jù)輸入 |
| 48 | CLK | 輸入 | 正主時(shí)鐘輸入 |
| 49 | CLK# | 輸入 | 負(fù)主時(shí)鐘輸入 |
| 60、64、37 | VDD | 電源 | 核心電源電壓，標(biāo)稱(chēng)2.5V |
| 51 | RESET# | 輸入 | 復(fù)位（低電平有效） |
| 54 | VREF | 輸入 | 輸入?yún)⒖茧妷?，?biāo)稱(chēng)2.5V |
56引腳MLF2
| 引腳編號(hào) | 引腳名稱(chēng) | 類(lèi)型 | 描述 |
|---|---|---|---|
| 1 - 8、10 - 16、18 - 22、50 - 54、56 | Q(13:1) | 輸出 | 數(shù)據(jù)輸出 |
| 37、48 | GND | 電源 | 接地 |
| 9、17、23、27、34、44、49、55 | VDDQ | 電源 | 輸出電源電壓，標(biāo)稱(chēng)2.5V |
| 24、25、28 - 31、39 - 43、46、47 | D(13:1) | 輸入 | 數(shù)據(jù)輸入 |
| 35 | CLK | 輸入 | 正主時(shí)鐘輸入 |
| 36 | CLK# | 輸入 | 負(fù)主時(shí)鐘輸入 |
| 26、33、45 | VDD | 電源 | 核心電源電壓，標(biāo)稱(chēng)2.5V |
| 38 | RESET# | 輸入 | 復(fù)位（低電平有效） |
| 32 | VREF | 輸入 | 輸入?yún)⒖茧妷?，?biāo)稱(chēng)2.5V |
| Center PAD | 電源 | 接地（僅MLF2封裝） |
電氣特性
絕對(duì)最大額定值
- 存儲(chǔ)溫度：–65°C到+150°C
- 電源電壓： - 0.5到3.6V
- 輸入電壓： - 0.5到(V_{DD}+0.5)
- 輸出電壓： - 0.5到(V_{DDQ}+0.5)
- 輸入鉗位電流：±50 mA
- 輸出鉗位電流：±50 mA
- 連續(xù)輸出電流：±50 mA
- (V{DD})、(V{DDQ})或GND引腳電流：±100 mA
- 封裝熱阻：55°C/W
推薦工作條件
DDRI/DDR333（PC1600、PC2100、PC2700）
| 參數(shù) | 描述 | 最小值 | 典型值 | 最大值 | 單位 |
|---|---|---|---|---|---|
| (V_{DD}) | 電源電壓 | 2.3 | 2.5 | 2.7 | V |
| (V_{DDQ}) | I/O電源電壓 | 2.3 | 2.5 | 2.7 | V |
| (V_{REF}) | 參考電壓 | 1.15 | 1.25 | 1.35 | V |
| (V_{TT}) | 終端電壓 | (V_{REF}-0.04) | (V_{REF}) | (V_{REF}+0.04) | V |
| (V_{I}) | 輸入電壓 | 0 | (V_{DDQ}) | V | |
| (V_{IH}(DC)) | DC輸入高電壓（數(shù)據(jù)輸入） | (V_{REF}+0.15) | V | ||
| (V_{IH}(AC)) | AC輸入高電壓 | (V_{REF}+0.31) | V | ||
| (V_{IL}(DC)) | DC輸入低電壓 | (V_{REF}-0.15) | V | ||
| (V_{IL}(DC)) | AC輸入低電壓 | (V_{REF}-0.31) | V | ||
| (V_{IH}) | 輸入高電壓電平（RESET#） | 1.7 | V | ||
| (V_{IL}) | 輸入低電壓電平 | 0.7 | V | ||
| (V_{ICR}) | 共模輸入范圍（CLK, CLK#） | 0.97 | 1.53 | V | |
| (V_{ID}) | 差分輸入電壓 | 0.36 | V | ||
| (V_{IX}) | 差分時(shí)鐘對(duì)的交叉點(diǎn)電壓 | ((V_{DDQ}/2)-0.2) | ((V_{DDQ}/2)+0.2) | V | |
| (I_{OH}) | 高電平輸出電流 | -16 | mA | ||
| (I_{OL}) | 低電平輸出電流 | 16 | mA | ||
| (T_{A}) | 工作環(huán)境溫度 | 0 | 70 | °C |
DDRI - 400（PC3200）
| 參數(shù) | 描述 | 最小值 | 典型值 | 最大值 | 單位 |
|---|---|---|---|---|---|
| (V_{DD}) | 電源電壓 | 2.5 | 2.6 | 2.7 | V |
| (V_{DDQ}) | I/O電源電壓 | 2.5 | 2.6 | 2.7 | V |
| (V_{REF}) | 參考電壓 | 1.25 | 1.3 | 1.35 | V |
| (V_{TT}) | 終端電壓 | (V_{REF}-0.04) | (V_{REF}) | (V_{REF}+0.04) | V |
| (V_{I}) | 輸入電壓 | 0 | (V_{DDQ}) | V | |
| (V_{IH}(DC)) | DC輸入高電壓（數(shù)據(jù)輸入） | (V_{REF}+0.15) | V | ||
| (V_{IH}(AC)) | AC輸入高電壓 | (V_{REF}+0.31) | V | ||
| (V_{IL}(DC)) | DC輸入低電壓 | (V_{REF}-0.15) | V | ||
| (V_{IL}(DC)) | AC輸入低電壓 | (V_{REF}-0.31) | V | ||
| (V_{IH}) | 輸入高電壓電平（RESET#） | 1.7 | V | ||
| (V_{IL}) | 輸入低電壓電平 | 0.7 | V | ||
| (V_{ICR}) | 共模輸入范圍（CLK, CLK#） | 0.97 | 1.53 | V | |
| (V_{ID}) | 差分輸入電壓 | 0.36 | V | ||
| (V_{IX}) | 差分時(shí)鐘對(duì)的交叉點(diǎn)電壓 | ((V_{DDQ}/2)-0.2) | ((V_{DDQ}/2)+0.2) | V | |
| (I_{OH}) | 高電平輸出電流 | -16 | mA | ||
| (I_{OL}) | 低電平輸出電流 | 16 | mA | ||
| (T_{A}) | 工作環(huán)境溫度 | 0 | 70 | °C |
直流電氣特性
DDRI/DDR333（PC1600、PC2100、PC2700）
| 符號(hào) | 參數(shù) | 條件 | (V_{DDQ}) | 最小值 | 典型值 | 最大值 | 單位 |
|---|---|---|---|---|---|---|---|
| (V_{IK}) | (I_{I}=-18mA) | 2.3V | -1.2 | V | |||
| (V_{OH}) | (I_{OH}=-100μA) | 2.3V - 2.7V | (V_{DDQ}-0.2) | V | |||
| (I_{OH}=-8mA) | 2.3V | 1.95 | V | ||||
| (V_{OL}) | (I_{OL}=100μA) | 2.3V - 2.7V | 0.2 | V | |||
| (I_{OL}=8mA) | 2.3V | 0.35 | V | ||||
| (I_{I}) | 所有輸入 | (V{I}=V{DD})或GND | 2.7V | ±5 | μA | ||
| (I_{DD}) | 待機(jī)（靜態(tài)） | (RESET# = GND)，(I_{O}=0) | 2.7V | 0.01 | μA | ||
| 工作（靜態(tài)） | (V{I}=V{IH}(AC))或(V{IL}(AC))，(RESET# = V{DD})，(I_{O}=0) | 2.7V | TBD | mA | |||
| (I_{DDD}) | 動(dòng)態(tài)操作（僅時(shí)鐘） | (RESET# = V{DD})，(V{I}=V{IH}(AC))或(V{IL}(AC))，CLK和CLK# 50%占空比切換 | TBD | μ/時(shí)鐘MHz | |||
| 動(dòng)態(tài)操作（每個(gè)數(shù)據(jù)輸入） | (RESET# = V{DD})，(V{I}=V{IH}(AC))或(V{IL}(AC))，CLK和CLK# 50%占空比切換，一個(gè)數(shù)據(jù)輸入以半時(shí)鐘頻率、50%占空比切換 | TBD | μA/時(shí)鐘MHz/數(shù)據(jù) | ||||
| (r_{OH}) | 輸出高 | (I_{OH}=-16mA) | 2.3V - 2.7V | 7 | 13.5 | 20 | Ω |
| (r_{OL}) | 輸出低 | (I_{OL}=16mA) | 2.3V - 2.7V | 7 | 13 | 20 | Ω |
| (r_{O(D)}) | [ (r{OH}-r{OL}) ] 每個(gè)單獨(dú)位 | (I{O}=20mA)，(T{A}=25°C) | 2.5V | 4 | Ω | ||
| (C_{i}) | 數(shù)據(jù)輸入 | (V{I}=V{REF}±350mV)，(V{ICR}=1.25V)，(V{I(PP)}=360mV) | 2.5V | 2.5 | 3.5 | pF | |
| CLK和CLK# | 2.5 | 3.5 | pF |
DDRI - 400（PC3200）
| 符號(hào) | 參數(shù) | 條件 | (V_{DDQ}) | 最小值 | 典型值 | 最大值 | 單位 |
|---|---|---|---|---|---|---|---|
| (V_{IK}) | (I=-18mA) | 2.5V | -1.2 | V | |||
| (V_{OH}) | (I_{OH}=-100μA) | 2.5V - 2.7V | (V_{DDQ}-0.2) | V | |||
| (I_{OH}=-8mA) | 2.7V | 1.95 | V | ||||
| (V_{OL}) | (I_{OL}=100μA) | 2.5V - 2.7V | 0.2 | V | |||
| (I_{OL}=8mA) | 2.5V | 0.35 | V | ||||
| (I_{I}) | 所有輸入 | (V{I}=V{DD})或GND | 2.7V | ±5 | μA | ||
| (I_{DD}) | 待機(jī)（靜態(tài)） | (RESET# = GND)，(I_{O}=0) | 2.7V | 0.01 | μA | ||
| 工作（靜態(tài)） | (V{I}=V{IH}(AC))或(V{IL}(AC))，(RESET# = V{DD}) | TBD | mA | ||||
| (I_{DDD}) | 動(dòng)態(tài)操作（僅時(shí)鐘） | (RESET# = V{DD})，(V{I}=V{IH}(AC))或(V{IL}(AC))，CLK和CLK# 50%占空比切換 | TBD | μ/時(shí)鐘MHz | |||
| 動(dòng)態(tài)操作（每個(gè)數(shù)據(jù)輸入） | (RESET# = V{DD})，(V{I}=V{IH}(AC))或(V{IL}(AC))，CLK和CLK# 50%占空比切換，一個(gè)數(shù)據(jù)輸入以半時(shí)鐘頻率、50%占空比切換 | TBD | μA/時(shí)鐘MHz/數(shù)據(jù) | ||||
| (r_{OH}) | 輸出高 | (I_{OH}=-16mA) | 2.5V - 2.7V | 7 | 13.5 | 20 | Ω |
| (r_{OL}) | 輸出低 | (I_{OL}=16mA) | 2.5V - 2.7V | 7 | 13 | 20 | Ω |
| (r_{O(D)}) | [ (r{OH}-r{OL}) ] 每個(gè)單獨(dú)位 | (I{O}=20mA)，(T{A}=25°C) | 2.6V | 4 | Ω | ||
| (C_{i}) | 數(shù)據(jù)輸入 | (V{I}=V{REF}±350mV)，(V{ICR}=1.25V)，(V{I(PP)}=360mV) | 2.6V | 2.5 | 3.5 | pF | |
| CLK和CLK# | 2.5 | 3.5 | pF |
時(shí)序要求
| 參數(shù) | (V_{DDQ}=2.5V±0.2V) | 最小值 | 最大值 | 單位 |
|---|---|---|---|---|
| (f_{clock}) | 時(shí)鐘頻率 | 270 | MHz | |
| (t_{SL}) | 輸出擺率 | 1 | 4 | V/ns |
| (t_{S})（快速擺率） | 數(shù)據(jù)在CLK上升沿、CLK#下降沿之前的建立時(shí)間 | 0.4 | ns | |
| (t_{S})（慢速擺率） | 數(shù)據(jù)在CLK上升沿、CLK#下降沿之前的建立時(shí)間 | 0.6 | ns | |
| (t_{ |
聲明：本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題，請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
技術(shù)參數(shù)
+關(guān)注
關(guān)注
1文章
98瀏覽量
10100
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
熱點(diǎn)推薦
IDT74SSTV16859：13位到26位帶SSTL I/O的寄存器緩沖器深度解析
IDT74SSTV16859：13位到26位帶SSTL I/O的
IDT74SSTVF16859：13 - 位至26 - 位寄存器緩沖器的技術(shù)解析
IDT74SSTVF16859：13 - 位至26 - 位寄存器
深入解析 SSTV16859：雙輸出 13 位寄存器的卓越性能與應(yīng)用
深入解析 SSTV16859：雙輸出 13 位寄存器的卓越性能與應(yīng)用 在電子設(shè)計(jì)領(lǐng)域，合適的寄存器
探索IDT74SSTUBF32866B：DDR2的25位可配置寄存器緩沖器
探索IDT74SSTUBF32866B：DDR2的25位可配置寄存器緩沖器 在DDR2內(nèi)存模塊的
74SSTUB32868A：28位到56位寄存器緩沖器的技術(shù)剖析
74SSTUB32868A：28位到56位寄存器緩沖器的技術(shù)剖析 在
探索IDT74SSTUBF32866B：DDR2的25位可配置寄存器緩沖器
探索IDT74SSTUBF32866B：DDR2的25位可配置寄存器緩沖器 在DDR2內(nèi)存模塊的
評(píng)論