AD9726：16位、400 MSPS數(shù)模轉(zhuǎn)換器的卓越性能與應(yīng)用解析

在電子設(shè)計(jì)領(lǐng)域，數(shù)模轉(zhuǎn)換器（DAC）是連接數(shù)字世界和模擬世界的關(guān)鍵橋梁。今天，我們將深入探討Analog Devices推出的AD9726——一款16位、400 MSPS的高性能數(shù)模轉(zhuǎn)換器，它在眾多應(yīng)用場景中展現(xiàn)出了卓越的性能。

文件下載：AD9726.pdf

一、AD9726的特性亮點(diǎn)

1. 動(dòng)態(tài)性能出色

• 高SFDR：在fOUT = 20 MHz時(shí)，SFDR ≥ 78 dBc，這意味著它能夠有效抑制雜散信號(hào)，在高頻信號(hào)處理中表現(xiàn)出色。
• 低IMD：當(dāng)fOUT = 70 MHz時(shí)，IMD ≥ 82 dBc，能顯著減少互調(diào)失真，保證信號(hào)的純凈度。
• 高ACLR：同樣在fOUT = 70 MHz時(shí)，ACLR ≥ 76 dBc，對于通信系統(tǒng)中的相鄰信道干擾抑制效果顯著。
• 低NSD：在fOUT = 70 MHz時(shí)，NSD ≤ -160 dB/Hz，降低了噪聲對信號(hào)的影響。

2. 高精度線性度

• DNL和INL：在+25°C時(shí)，DNL ≤ ±0.5 LSB，INL ≤ ±1.0 LSB，確保了轉(zhuǎn)換的高精度。
• 低THD：在fOUT = 1 MHz時(shí)，THD ≤ -95 dB，有效減少諧波失真。

3. 其他特性

• LVDS輸入：采用低電壓差分信號(hào)（LVDS）輸入，內(nèi)部帶有100 Ω終端電阻，提高了信號(hào)傳輸?shù)目垢蓴_能力。
• 自動(dòng)同步：具備同步邏輯，可自動(dòng)監(jiān)測和優(yōu)化輸入數(shù)據(jù)與采樣時(shí)鐘之間的時(shí)序，降低系統(tǒng)復(fù)雜度。
• 多種數(shù)據(jù)速率：支持單數(shù)據(jù)速率（SDR）或雙數(shù)據(jù)速率（DDR）模式，滿足不同應(yīng)用需求。
• 內(nèi)部參考：內(nèi)置精密參考源，為轉(zhuǎn)換提供穩(wěn)定的基準(zhǔn)。
• 寬溫度范圍：適用于擴(kuò)展工業(yè)溫度范圍（-40°C至+85°C），增強(qiáng)了產(chǎn)品的適用性。
• 環(huán)保封裝：采用80引腳、符合RoHS標(biāo)準(zhǔn)的TQFP_EP封裝，具有良好的散熱性能。

二、AD9726的應(yīng)用領(lǐng)域

1. 儀器儀表

在儀器儀表領(lǐng)域，高精度和高動(dòng)態(tài)性能是關(guān)鍵要求。AD9726的出色特性使其能夠滿足各種測試設(shè)備的需求，如信號(hào)發(fā)生器、頻譜分析儀等，為精確測量和分析提供可靠的信號(hào)源。

2. 通信系統(tǒng)

在通信系統(tǒng)中，AD9726可用于波形合成、調(diào)制解調(diào)等環(huán)節(jié)。其高SFDR和低IMD特性有助于提高通信信號(hào)的質(zhì)量，減少干擾，提升系統(tǒng)的整體性能。

三、AD9726的工作原理與關(guān)鍵部分解析

1. 時(shí)鐘與數(shù)據(jù)處理

• DAC時(shí)鐘：由主輸入時(shí)鐘驅(qū)動(dòng)，啟動(dòng)轉(zhuǎn)換并控制芯片內(nèi)的所有活動(dòng)。該時(shí)鐘信號(hào)并非LVDS信號(hào)，CLK+和CLK–引腳為高阻抗輸入。
• 數(shù)據(jù)時(shí)鐘輸出：由DAC時(shí)鐘生成，DCLK_OUT+和DCLK_OUT–引腳形成LVDS信號(hào)，可用于驅(qū)動(dòng)外部FPGA或其他數(shù)據(jù)泵。在SDR模式下，數(shù)據(jù)時(shí)鐘輸出頻率與DAC時(shí)鐘相同；在DDR模式下，為DAC時(shí)鐘頻率的一半。
• 數(shù)據(jù)時(shí)鐘輸入：LVDS信號(hào)，用于將輸入數(shù)據(jù)鎖存到同步邏輯中，其頻率與數(shù)據(jù)時(shí)鐘輸出在SDR和DDR模式下始終相同。

2. 數(shù)據(jù)同步電路

AD9726內(nèi)部的實(shí)時(shí)邏輯可自動(dòng)監(jiān)測并對齊數(shù)據(jù)總線與DAC時(shí)鐘，確保數(shù)據(jù)同步。即使在高速運(yùn)行和復(fù)雜的相位關(guān)系下，也能保證數(shù)據(jù)的準(zhǔn)確采樣和轉(zhuǎn)換。在某些對多芯片同步或固定流水線延遲有要求的設(shè)計(jì)中，還可通過配置繞過數(shù)據(jù)同步電路，保證固定的四個(gè)DAC時(shí)鐘周期的流水線延遲。

3. 模擬輸出

基于高動(dòng)態(tài)范圍的CMOS核心，模擬輸出為差分電流源，每個(gè)源的滿量程可達(dá)20 mA。輸出設(shè)備為PMOS，可在±1 V的合規(guī)電壓范圍內(nèi)向輸出終端提供電流。在實(shí)際應(yīng)用中，可采用變壓器或運(yùn)算放大器輸出電路，以實(shí)現(xiàn)不同的輸出需求。

4. 內(nèi)部參考與滿量程輸出

內(nèi)部包含1.2 V的精密參考源，可通過REFIO引腳輸出。也可在REFIO引腳施加外部參考電壓源，并可通過SPI寄存器0x00中的EXTREF位關(guān)閉內(nèi)部參考源。滿量程輸出電流由外部精密電阻和參考電壓決定，具體計(jì)算公式為(I{OUTFS }=VREF / R{FSADJ} × 32)。

四、AD9726的校準(zhǔn)與同步邏輯

1. 校準(zhǔn)

為確保16位的線性度，AD9726采用了132個(gè)校準(zhǔn)DAC（CALDACs）。在生產(chǎn)測試時(shí)，所有CALDACs的值會(huì)永久存儲(chǔ)在非易失性工廠內(nèi)存（FMEM）中。復(fù)位時(shí)，工廠內(nèi)存內(nèi)容會(huì)轉(zhuǎn)移到靜態(tài)內(nèi)存（SMEM）。用戶也可通過SPI寄存器控制，實(shí)現(xiàn)FMEM到SMEM的轉(zhuǎn)移、SMEM的讀寫以及自校準(zhǔn)等操作。

2. 同步邏輯

同步邏輯可自動(dòng)優(yōu)化數(shù)據(jù)總線與DAC時(shí)鐘之間的相位關(guān)系，確保數(shù)據(jù)的準(zhǔn)確傳輸。它有三種工作模式：

• 全自動(dòng)模式：默認(rèn)模式，自動(dòng)檢測并更新同步，數(shù)據(jù)到達(dá)并同步后，會(huì)持續(xù)監(jiān)測并在相位漂移時(shí)自動(dòng)調(diào)整。
• 手動(dòng)模式：通過設(shè)置SPI寄存器0x02中的SYNCMAN位啟用。此時(shí)，同步邏輯監(jiān)測數(shù)據(jù)和時(shí)鐘，但需用戶定期輪詢SYNCALRM位，并在必要時(shí)通過SYNCUPD位手動(dòng)更新同步。
• 外部模式：需同時(shí)啟用手動(dòng)模式，通過設(shè)置SPI寄存器0x16中的SYNCEXT位啟用?？赏ㄟ^SYNCIN輸入指定象限值，用于多設(shè)備輸出的延遲對齊。

五、使用注意事項(xiàng)

1. 絕對最大額定值

使用時(shí)需注意各引腳的電壓范圍，避免超過絕對最大額定值，以免對設(shè)備造成永久性損壞。

2. 靜電放電（ESD）防護(hù)

AD9726是靜電放電敏感設(shè)備，盡管有專利或?qū)Ｓ?a href="http://m.sdkjxy.cn/tags/保護(hù)電路/" target="_blank">保護(hù)電路，但仍需采取適當(dāng)?shù)腅SD防護(hù)措施，防止性能下降或功能喪失。

3. 時(shí)鐘驅(qū)動(dòng)

DAC時(shí)鐘應(yīng)精確且頻譜純凈，保持50%的對稱占空比?？刹捎糜性椿驘o源電路驅(qū)動(dòng)DAC時(shí)鐘輸入，但有源電路在不同輸入頻率下能提供更穩(wěn)定的輸出擺率。

六、總結(jié)

AD9726憑借其卓越的動(dòng)態(tài)性能、高精度線性度和靈活的配置選項(xiàng)，成為了眾多電子應(yīng)用中的理想選擇。無論是儀器儀表、通信系統(tǒng)還是其他對信號(hào)轉(zhuǎn)換有高要求的領(lǐng)域，AD9726都能發(fā)揮其優(yōu)勢，為工程師們提供可靠的解決方案。在實(shí)際設(shè)計(jì)中，我們需要充分了解其特性和工作原理，合理應(yīng)用，以實(shí)現(xiàn)最佳的系統(tǒng)性能。你在使用數(shù)模轉(zhuǎn)換器時(shí)遇到過哪些挑戰(zhàn)呢？歡迎在評論區(qū)分享你的經(jīng)驗(yàn)。