深入解析C8051F000/1/2/5/6/7與C8051F010/1/2/5/6/7混合信號MCU

在電子工程領(lǐng)域，微控制器（MCU）的性能和功能對于產(chǎn)品的設(shè)計和應(yīng)用至關(guān)重要。Silicon Labs的C8051F000/1/2/5/6/7與C8051F010/1/2/5/6/7系列混合信號MCU以其豐富的功能和出色的性能，成為眾多工程師的首選。本文將對該系列MCU進(jìn)行全面的技術(shù)剖析，幫助工程師更好地了解和應(yīng)用這款產(chǎn)品。

文件下載：C8051F001R.pdf

一、系統(tǒng)概述

C8051F000系列是高度集成的混合信號片上系統(tǒng)MCU，部分型號配備12位多通道ADC（F000/01/02/05/06/07），部分型號為10位多通道ADC（F010/11/12/15/16/17）。這些MCU具備可編程增益前置放大器、兩個12位DAC、電壓比較器、電壓參考以及與8051兼容的微控制器核心，還有32KB的FLASH內(nèi)存。此外，還集成了I2C/SMBus、UART和SPI串行接口，以及可編程計數(shù)器/定時器陣列（PCA）和4個通用16位定時器和4字節(jié)寬的通用數(shù)字端口I/O。不同型號在RAM大小和執(zhí)行速度上有所差異，C8051F000/01/02/10/11/12有256字節(jié)的RAM，執(zhí)行速度最高可達(dá)20MIPS；C8051F005/06/07/15/16/17則有2304字節(jié)的RAM，執(zhí)行速度最高可達(dá)25MIPS。

二、核心特性

（一）CIP - 51 CPU

1. 兼容性：C8051F000系列采用Silicon Laboratories專有的CIP - 51微控制器核心，與MCS - 51?指令集完全兼容，可使用標(biāo)準(zhǔn)的803x/805x匯編器和編譯器進(jìn)行軟件開發(fā)。
2. 性能提升：采用流水線架構(gòu)，大大提高了指令吞吐量。標(biāo)準(zhǔn)8051架構(gòu)中，除MUL和DIV指令外，所有指令需12或24個系統(tǒng)時鐘周期執(zhí)行，且系統(tǒng)時鐘最高為12 - 24MHz；而CIP - 51核心70%的指令可在1或2個系統(tǒng)時鐘周期內(nèi)執(zhí)行，最多不超過8個系統(tǒng)時鐘周期。在25MHz的系統(tǒng)時鐘下，峰值吞吐量可達(dá)25MIPS。
3. 額外特性：擴展中斷處理程序提供21個中斷源，相比標(biāo)準(zhǔn)8051的7個中斷源，能讓眾多模擬和數(shù)字外設(shè)中斷控制器，適用于多任務(wù)實時系統(tǒng)。此外，還有多達(dá)七個復(fù)位源，包括板載VDD監(jiān)視器、看門狗定時器、時鐘丟失檢測器等。內(nèi)部獨立時鐘發(fā)生器默認(rèn)作為系統(tǒng)時鐘，還可動態(tài)切換到外部振蕩器，在低功耗應(yīng)用中非常實用。

（二）片上內(nèi)存

1. 數(shù)據(jù)內(nèi)存：CIP - 51具有標(biāo)準(zhǔn)8051的程序和數(shù)據(jù)地址配置，包含256字節(jié)的數(shù)據(jù)RAM，上128字節(jié)為雙映射。C8051F005/06/07/15/16/17的CIP - 51還在外部數(shù)據(jù)內(nèi)存地址空間有一個2048字節(jié)的RAM塊，可在整個64k外部數(shù)據(jù)內(nèi)存地址范圍內(nèi)尋址。
2. 程序內(nèi)存：由32k + 128字節(jié)的FLASH組成，可在系統(tǒng)中以512字節(jié)扇區(qū)為單位進(jìn)行重新編程，無需特殊的片外編程電壓。地址0x7E00至0x7FFF的512字節(jié)保留給工廠使用，地址0x8000至0x807F的128字節(jié)扇區(qū)可作為軟件常量小表或額外的程序空間。

（三）JTAG調(diào)試和邊界掃描

該系列MCU具有片上JTAG和調(diào)試電路，通過四引腳JTAG I/F實現(xiàn)非侵入式、全速、在線調(diào)試。JTAG端口完全符合IEEE 1149.1標(biāo)準(zhǔn)，提供完整的邊界掃描功能，用于測試和制造。Silicon Labs的調(diào)試系統(tǒng)支持內(nèi)存和寄存器的檢查與修改、設(shè)置斷點、觀察點、單步執(zhí)行等操作，無需額外的目標(biāo)RAM、程序內(nèi)存、定時器或通信通道。相關(guān)開發(fā)套件包含開發(fā)應(yīng)用代碼和進(jìn)行在線調(diào)試所需的硬件和軟件。

（四）可編程數(shù)字I/O和交叉開關(guān)

標(biāo)準(zhǔn)8051端口（0、1、2和3）在MCU上可用，不同型號的引腳配置有所不同。每個端口I/O引腳可配置為推挽或開漏輸出，“弱上拉”可全局禁用，以實現(xiàn)低功耗應(yīng)用。數(shù)字交叉開關(guān)是一大特色，它是一個大型數(shù)字交換網(wǎng)絡(luò)，可將內(nèi)部數(shù)字系統(tǒng)資源映射到P0、P1和P2的端口I/O引腳，支持所有功能組合，讓用戶能根據(jù)具體應(yīng)用選擇所需的通用端口I/O和數(shù)字資源組合。

（五）可編程計數(shù)器陣列

除四個16位通用計數(shù)器/定時器外，該系列MCU還有一個片上可編程計數(shù)器/定時器陣列（PCA）。PCA由一個專用的16位計數(shù)器/定時器時基和5個可編程捕獲/比較模塊組成，時基時鐘可從四個源中選擇。每個捕獲/比較模塊可配置為邊緣觸發(fā)捕獲、軟件定時器、高速輸出或脈寬調(diào)制器四種模式之一，其I/O和外部時鐘輸入通過數(shù)字交叉開關(guān)路由到MCU端口I/O。

（六）串行端口

包含全雙工UART、SPI總線和I2C/SMBus，每個串行總線均由硬件完全實現(xiàn)，并充分利用CIP - 51的中斷功能，CPU干預(yù)極少。各串行總線不共享定時器、中斷或端口I/O等資源，可同時使用。

（七）模數(shù)轉(zhuǎn)換器

C8051F000/1/2/5/6/7具有片上12位SAR ADC，C8051F010/1/2/5/6/7為10位ADC，兩者最大吞吐量均為100ksps，INL為±1LSB，提供真正的12位或10位精度。ADC由CIP - 51微控制器通過特殊功能寄存器完全控制，一個輸入通道連接內(nèi)部溫度傳感器，另外八個通道可外部使用。可編程增益放大器可將增益設(shè)置為0.5至16，以適應(yīng)不同的輸入電壓信號。轉(zhuǎn)換可通過軟件命令、定時器溢出或外部信號輸入啟動，完成轉(zhuǎn)換后會產(chǎn)生中斷或可通過軟件輪詢狀態(tài)位。還可配置比較寄存器，當(dāng)ADC數(shù)據(jù)在指定窗口內(nèi)時中斷控制器。

（八）比較器和DAC

該系列MCU有兩個12位DAC和兩個比較器（部分型號的第二個比較器未引出）。比較器具有軟件可編程遲滯，可在上升沿、下降沿或兩者產(chǎn)生中斷，輸出狀態(tài)可軟件輪詢。DAC為電壓輸出模式，使用與ADC相同的電壓參考，可作為比較器參考或ADC差分輸入的偏移。

三、電氣特性

（一）絕對最大額定值

需注意存儲溫度范圍、電壓范圍和電流限制等參數(shù)，超過“絕對最大額定值”可能會對設(shè)備造成永久性損壞。

（二）全局直流電氣特性

涵蓋模擬和數(shù)字電源電壓、電流、溫度范圍、系統(tǒng)時鐘頻率等參數(shù)，在不同條件下有相應(yīng)的最小值、典型值和最大值。

四、引腳和封裝定義

詳細(xì)介紹了不同型號MCU的引腳定義，包括電源、接地、JTAG、晶體、復(fù)位、電壓參考、模擬輸入、數(shù)字I/O等引腳的功能和編號。同時給出了不同封裝（如64引腳TQFP、48引腳TQFP、32引腳LQFP）的引腳圖和封裝圖。

五、外設(shè)詳細(xì)解析

（一）ADC

不同型號的ADC分辨率不同，12位ADC（C8051F000/1/2/5/6/7）和10位ADC（C8051F010/1/2/5/6/7）的子系統(tǒng)均由9通道可配置模擬多路復(fù)用器（AMUX）、可編程增益放大器（PGA）和SAR ADC組成，還包含集成的跟蹤保持和可編程窗口檢測器。AMUX輸入對可配置為差分或單端模式，PGA增益可軟件編程。ADC使用VREF確定滿量程電壓，轉(zhuǎn)換可通過多種方式啟動，數(shù)據(jù)可左右對齊。可編程窗口檢測器可連續(xù)比較ADC輸出與用戶編程的限制，檢測到帶外條件時通知系統(tǒng)。

（二）DAC

有兩個12位電壓模式的DAC，輸出擺幅為0V至VREF - 1LSB。數(shù)據(jù)通過低字節(jié)（DAC0L）和高字節(jié)（DAC0H）數(shù)據(jù)寄存器寫入，寫入DAC0H寄存器后數(shù)據(jù)鎖存到DAC0。DAC可設(shè)置為8位模式，數(shù)據(jù)格式可通過DAC0CN寄存器編程。DAC0和DAC1的電氣特性包括分辨率、線性度、噪聲、偏移誤差等參數(shù)。

（三）比較器

MCU有兩個片上模擬電壓比較器，輸入可在封裝引腳獲取，輸出可通過I/O交叉開關(guān)選擇是否在封裝引腳輸出。比較器的遲滯可軟件編程，輸出可軟件輪詢或作為中斷源，可單獨啟用或禁用。比較器0輸入可在 - 0.25V至（AV +） + 0.25V范圍內(nèi)外部驅(qū)動而不損壞或干擾。

（四）電壓參考

電壓參考電路由1.2V、15ppm/°C（典型）帶隙電壓參考發(fā)生器和增益為2的輸出緩沖放大器組成。VREF上的參考電壓可連接到系統(tǒng)中的外部設(shè)備，但負(fù)載最大不超過200μA至AGND。可通過REF0CN寄存器啟用或禁用帶隙和緩沖放大器，使用外部參考時需設(shè)置相應(yīng)位。

（五）定時器

MCU實現(xiàn)了四個計數(shù)器/定時器，包括三個16位計數(shù)器/定時器和一個16位定時器。定時器可用于測量時間間隔、計數(shù)外部事件和生成周期性中斷請求。不同定時器有不同的工作模式，如Timer 0和Timer 1有四種主要工作模式，Timer 2有16位計數(shù)器/定時器帶捕獲、16位計數(shù)器/定時器帶自動重載或波特率發(fā)生器模式，Timer 3為16位自動重載定時器。

（六）UART

UART是一個能進(jìn)行異步傳輸?shù)拇卸丝冢扇p工模式工作。具有相關(guān)的串行控制寄存器（SCON）和串行數(shù)據(jù)緩沖區(qū)（SBUF），能生成中斷。提供四種操作模式，包括同步模式和三種異步模式，每種模式有不同的波特率和通信協(xié)議。在多處理器通信中，Modes 2和3可通過第九數(shù)據(jù)位實現(xiàn)主處理器與一個或多個從處理器之間的通信。

（七）SPI

SPI提供一個四線、全雙工串行總線，支持多個從設(shè)備連接到主設(shè)備，可配置為主設(shè)備或從設(shè)備。主設(shè)備可發(fā)起數(shù)據(jù)傳輸，數(shù)據(jù)傳輸速率與系統(tǒng)時鐘頻率有關(guān)。SPI通過四個特殊功能寄存器進(jìn)行訪問和控制，包括控制寄存器、數(shù)據(jù)寄存器、配置寄存器和時鐘速率寄存器。

（八）SMBus / I2C總線

SMBus串行I/O接口符合系統(tǒng)管理總線規(guī)范1.1版，與I2C串行總線兼容。支持主從設(shè)備之間的數(shù)據(jù)傳輸，有仲裁機制和時鐘低擴展功能，可處理不同速度設(shè)備的通信。通過五個特殊功能寄存器進(jìn)行訪問和控制，包括控制寄存器、時鐘速率寄存器、地址寄存器、數(shù)據(jù)寄存器和狀態(tài)寄存器。

六、總結(jié)

C8051F000/1/2/5/6/7與C8051F010/1/2/5/6/7系列混合信號MCU以其豐富的功能、出色的性能和靈活的配置，為電子工程師提供了強大的設(shè)計工具。無論是在模擬信號處理、數(shù)字通信還是低功耗應(yīng)用方面，都能滿足不同的設(shè)計需求。通過深入了解其特性和功能，工程師可以更好地發(fā)揮這款MCU的優(yōu)勢，設(shè)計出更加優(yōu)秀的電子產(chǎn)品。

在實際應(yīng)用中，工程師需要根據(jù)具體的項目需求，合理選擇MCU型號和配置外設(shè)，充分利用其各項功能，以實現(xiàn)最佳的設(shè)計效果。同時，要注意電氣特性和引腳定義，確保系統(tǒng)的穩(wěn)定性和可靠性。希望本文能為電子工程師在使用該系列MCU時提供有價值的參考。