碳化硅（SiC）憑借其優(yōu)異的材料特性，在服務(wù)器、工業(yè)電源等關(guān)鍵領(lǐng)域掀起技術(shù)變革浪潮。本教程聚焦 SiC 尤其是 SiC JFET 系列器件，從碳化硅如何重構(gòu)電源設(shè)計(jì)邏輯出發(fā)，剖析其在工業(yè)與服務(wù)器電源場(chǎng)景的應(yīng)用價(jià)值。

我們已經(jīng)介紹了碳化硅如何革新電源設(shè)計(jì)、工業(yè)與服務(wù)器電源。

三種替代 Si 和 SiC MOSFET的方案。

SiC Cascode JFET的動(dòng)態(tài)特性、SiC Combo JFET的應(yīng)用靈活性。

本文將介紹利用 SiC CJFET替代超結(jié) MOSFET以及開(kāi)關(guān)電源應(yīng)用。

1利用 SiC CJFET替代超結(jié) MOSFET

安森美與競(jìng)品對(duì)比

本表對(duì)比了安森美（onsemi）EliteSiC CJFET 器件 UJ4C075033K3S 與某競(jìng)品廠商的Si超結(jié)（SJ） MOSFET 的關(guān)鍵特性。其中，UJ4C075033K3S 在25°C 下的額定值為 750 V，33 mΩ； 而競(jìng)品Si SJ MOSFET 在25°C 下的額定值為 650 V，29 mΩ。在此對(duì)比中，該 CJFET 的反向恢復(fù)電荷 QRR降低至 1/60，柵極電荷 QG降低至 1/6，反向傳輸電容 COSS(tr)降低至 1/10。

最大限度降低反向傳輸電容

SiC CJFET 與 Si SJ MOSFET 之間最顯著的差異在于電容特性與裸片尺寸。在安森美 UJ4C075044B7S CJFET 與某競(jìng)品 Si SJ MOSFET 的對(duì)比中，盡管 CJFET 的阻斷電壓 VBRDSS高出 100V，且兩者的導(dǎo)通電阻 RDS(on)額定值相近，但 SJ MOSFET 的反向傳輸電容 COSS(tr)卻高出 13倍 以上。這一差異源于 SJ MOSFET在低壓范圍內(nèi)表現(xiàn)出的非線性特性，如下圖所示。CJFET 的電壓轉(zhuǎn)換時(shí)間遠(yuǎn)短于SJ MOSFET 。在采用半橋整流拓?fù)洌ǘ侨珮颍┑碾娫聪到y(tǒng)中，CJFET 能始終實(shí)現(xiàn)顯著更快的開(kāi)關(guān)速度。

降低導(dǎo)通損耗，縮短死區(qū)時(shí)間

在用 SiC CJFET替代 Si SJ MOSFET 時(shí)，安森美建議通過(guò)調(diào)整死區(qū)時(shí)間（dead time）或在 CJFET 上增加緩沖電容，以有效管理因死區(qū)引起的導(dǎo)通損耗。尤其在較高開(kāi)關(guān)頻率下，死區(qū)時(shí)間帶來(lái)的影響會(huì)變得更加顯著。

對(duì)于CJFET而言，從檢測(cè)到電流反向到JFET溝道完全導(dǎo)通通常存在延遲。舉例來(lái)說(shuō)：若死區(qū)時(shí)間為 100 ns，而開(kāi)關(guān)頻率為 100 kHz，則開(kāi)關(guān)周期為 10 μs，此時(shí)死區(qū)僅占周期的 1%，該延遲影響相對(duì)較小。然而，若開(kāi)關(guān)頻率提升至 1 MHz，開(kāi)關(guān)周期將縮短至 1 μs，死區(qū)時(shí)間便占整個(gè)周期的 10%，其影響不可忽視。

在相同死區(qū)時(shí)間下，相較于 Si SJ MOSFET，SiC CJFET 的漏源電壓 VDS 放電速度更快，導(dǎo)致其體二極管在剩余死區(qū)時(shí)間內(nèi)持續(xù)導(dǎo)通。假設(shè) CJFET 剩余死區(qū)時(shí)間 TDT(CJFET)為 0.2 μs，體二極管正向壓降 VFD為 1.2 V，開(kāi)關(guān)頻率 FSW為 100 kHz，開(kāi)關(guān)電流 IC 為 10 A，則全橋拓?fù)渲杏墒Ｓ嗨绤^(qū)引起的功率損耗 PDT可通過(guò)以下公式計(jì)算：

在此案例中，計(jì)算得出的損耗為0.96W。然而，通過(guò)對(duì)柵極應(yīng)用Adaptive Gate Control, 在死區(qū)時(shí)間內(nèi)提前提升 VG2，讓 VDS(CJFET) 降至 0V 的瞬間開(kāi)通。即可使該部分損耗趨近于零。這一效果可通過(guò)觀測(cè) VDS與 VGS的輸出波形加以驗(yàn)證。

死區(qū)時(shí)間越長(zhǎng)，體二極管導(dǎo)通損耗的持續(xù)時(shí)間也越長(zhǎng)。通過(guò)縮短 CJFET 的死區(qū)時(shí)間，或?yàn)槠湓黾泳彌_電容以匹配 Si SJ MOSFET 的 COSS ，可有效改善此問(wèn)題。

消除反向恢復(fù)失效風(fēng)險(xiǎn)

在對(duì)比 SiC CJFET與Si SJ MOSFET時(shí)，當(dāng)兩者具有相同的電流變化率（ Δi/Δt ）并在相同的結(jié)溫（ TJ= 25°C ）下工作，安森美UJ4C075033K3S CJFET 的反向恢復(fù)電荷（ QRR）最多可比后者低 60 倍 。更小的反向恢復(fù)電荷意味著更高效率、更低噪聲與更優(yōu)的電磁兼容性。此外，CJFET在反向恢復(fù)過(guò)程中沒(méi)有導(dǎo)致器件失效的風(fēng)險(xiǎn)，可顯著提升系統(tǒng)整體穩(wěn)健性。

2開(kāi)關(guān)電源應(yīng)用

適用于任何電壓等級(jí)的高能效表現(xiàn)

為展示CJFET在電源快速開(kāi)關(guān)需求下的性能，我們測(cè)試了四款不同的安森美 CJFET 器件在3.6 kW圖騰柱功率因數(shù)校正 (TPPFC) 硬開(kāi)關(guān)拓?fù)渲械男?。所有被測(cè)CJFET在半負(fù)載條件下均實(shí)現(xiàn)了超過(guò)99% 的峰值效率。

同步整流 (SR) 技術(shù)

同步整流的實(shí)現(xiàn)，首先在于用可控的場(chǎng)效應(yīng)晶體管（FET）替代諧振型電源轉(zhuǎn)換器中通常在初級(jí)側(cè)（有時(shí)也在次級(jí)側(cè)）使用的二極管。由于這些 FET 的開(kāi)關(guān)時(shí)序可以更直接地控制，轉(zhuǎn)換器輸出的直流波形能夠更準(zhǔn)確地匹配負(fù)載所需的電壓和頻率。

全橋移相有源橋零電壓轉(zhuǎn)換拓?fù)?/p>

以這種在 AC-DC 應(yīng)用中日益普及的電路拓?fù)錇槔核型ǔＪ褂枚O管的開(kāi)關(guān)位置均被場(chǎng)效應(yīng)晶體管替代。“ZVT”代表零電壓轉(zhuǎn)換，該技術(shù)巧妙利用了主變壓器的漏電感與開(kāi)關(guān)的輸出電容——這些通常被視為寄生元件的特性——并將其轉(zhuǎn)化為優(yōu)勢(shì)。

例如，在標(biāo)準(zhǔn)全橋拓?fù)渲兄糜诔跫?jí)側(cè)外部的漏電感，現(xiàn)在可集成至內(nèi)部。它在實(shí)現(xiàn)相同功能的同時(shí)，大幅縮減了占用空間。

通過(guò)有源橋移相控制，脈寬調(diào)制（PWM）可轉(zhuǎn)換為固定開(kāi)關(guān)頻率的工作模式，這使控制實(shí)現(xiàn)更為簡(jiǎn)便，同時(shí)降低了開(kāi)關(guān)對(duì)擊穿電壓的耐壓要求。電磁干擾頻譜也更為集中，使系統(tǒng)在整個(gè)寬輸出電壓范圍內(nèi)均能實(shí)現(xiàn)穩(wěn)定且高效率的運(yùn)行。

零電壓開(kāi)關(guān)（ZVS）

從電氣工程師的角度來(lái)看，全橋功率轉(zhuǎn)換過(guò)程的一大優(yōu)勢(shì)在于它能夠?qū)崿F(xiàn)軟開(kāi)關(guān)。嚴(yán)格來(lái)說(shuō)，ZVS 并非一種刻意設(shè)計(jì)的技術(shù)手段，而更像是一種可被巧妙利用的物理現(xiàn)象。它通過(guò)功率轉(zhuǎn)換器的諧振網(wǎng)絡(luò)（或稱(chēng)“諧振腔”）得以實(shí)現(xiàn)。

典型的零電壓開(kāi)關(guān)會(huì)利用電容和電感構(gòu)成一個(gè)諧振電路（即“諧振腔”）。而在實(shí)際應(yīng)用中，常以變壓器固有的勵(lì)磁電流作為便捷的替代?？梢园堰@個(gè)勵(lì)磁電流看作一種振蕩信號(hào)，它能夠在PFC電路中 MOSFET（或 CJFET）兩端電壓為零（或極低）時(shí)，將器件導(dǎo)通。

波形整形的核心思想是：在輸入電壓處于波峰或波谷時(shí)導(dǎo)通或關(guān)斷輸出開(kāi)關(guān)，而諧振所產(chǎn)生的自然振蕩，恰好為這種基于電感特性的開(kāi)關(guān)動(dòng)作提供了理想時(shí)序。

該電流被有意設(shè)置為相位滯后于諧振網(wǎng)絡(luò)的電壓，正是這種滯后引發(fā)了諧振，從而觸發(fā)場(chǎng)效應(yīng)晶體管導(dǎo)通（并促使其他開(kāi)關(guān)按序關(guān)斷）。在此過(guò)程中，開(kāi)關(guān)損耗得以有效避免，EMI 噪聲也顯著降低。

高頻電源的五個(gè)轉(zhuǎn)換級(jí)

這是前文介紹的圖騰柱PFC完整電路圖。這種全"無(wú)橋式"拓?fù)浣Y(jié)構(gòu)包含五個(gè)功率轉(zhuǎn)換級(jí)。最左側(cè)為硬開(kāi)關(guān)，其余四個(gè)均采用軟開(kāi)關(guān)技術(shù)。從左至右，每個(gè)同步整流轉(zhuǎn)換級(jí)的電路結(jié)構(gòu)逐級(jí)簡(jiǎn)化。

對(duì)于“快速橋臂”（即硬開(kāi)關(guān)），圖騰柱PFC需搭配RC緩沖器使用CJFET。若PCB布局空間受限無(wú)法容納此元件，則 SiC MOSFET 可能成為唯一選擇。否則，若考慮 CJFET 配合 RC 緩沖電路所能實(shí)現(xiàn)的性能特性，CJFET 將是更優(yōu)方案。

對(duì)于"慢速橋臂"（即同步整流器件），其核心要求是具備低導(dǎo)通電阻RDS(on)，因此CJFET是最佳選擇。

對(duì)于位于中間的初級(jí) LLC 轉(zhuǎn)換級(jí)（因其緊鄰兩個(gè)電感L和一個(gè)電容C而得名），導(dǎo)通損耗是主要損耗因素。在高開(kāi)關(guān)頻率下，關(guān)斷開(kāi)關(guān)損耗是另一個(gè)關(guān)鍵參數(shù)，因?yàn)?LLC 作為一種零電壓開(kāi)關(guān)（ZVS）拓?fù)?，不存在?dǎo)通損耗。CJFET 在配置緩沖器后已展現(xiàn)出極低的關(guān)斷能量損耗Eoff，因此是初級(jí) LLC 轉(zhuǎn)換級(jí)的最佳選擇。

隨后的次級(jí) LLC 轉(zhuǎn)換級(jí)以及最右側(cè)的 O-Ring 級(jí)可用于 400 V 輸出電壓的設(shè)計(jì)中。對(duì)于此類(lèi)高壓應(yīng)用，低導(dǎo)通電阻 RDS(on)和低輸出電容 COSS 至關(guān)重要，這使得 CJFET 在整個(gè)次級(jí)側(cè)相比 SiC MOSFET 或 Si SJ MOSFET 更具優(yōu)勢(shì)。

未完待續(xù)，我們將介紹CJFET通常需要配置緩沖電路的原因等。