AD1895：高性能異步采樣率轉(zhuǎn)換器的深度解析

在音頻處理與數(shù)字信號轉(zhuǎn)換的領(lǐng)域中，采樣率轉(zhuǎn)換器起著至關(guān)重要的作用。今天，我們來深入了解一款高性能的異步采樣率轉(zhuǎn)換器——AD1895。

文件下載：AD1895AYRSZ.pdf

產(chǎn)品概述

AD1895是一款24位、高性能的單芯片第二代異步采樣率轉(zhuǎn)換器。它基于Analog Devices第一代異步采樣率轉(zhuǎn)換器AD1890的經(jīng)驗研發(fā)而成，性能得到顯著提升，并增加了諸多實用功能。其總諧波失真加噪聲（THD + N）范圍在-115 dB至 -122 dB之間（取決于采樣率和輸入頻率），動態(tài)范圍達到128 dB（A加權(quán)），輸入和輸出采樣率最高可達192 kHz。此外，它還具備出色的抖動抑制能力，支持1:8的上采樣和7.75:1的下采樣比率。

關(guān)鍵特性

1. 自動感知與免編程：能夠自動感知采樣頻率，無需編程即可工作，大大簡化了設(shè)計流程。
2. 抖動抑制：有效衰減采樣時鐘抖動，確保信號的穩(wěn)定性和準(zhǔn)確性。
3. 寬電壓范圍：支持3.3 V至5 V的輸入電壓和3.3 V的核心電源電壓，具有良好的兼容性。
4. 多比特數(shù)據(jù)支持：可接受16、18、20、24位的數(shù)據(jù)，滿足不同的應(yīng)用需求。
5. 高采樣率與靈活比率：最高支持192 kHz的采樣率，輸入/輸出采樣比范圍從7.75:1到1:8。
6. 旁路模式：當(dāng)輸入和輸出采樣率同步且比率為1:1時，可啟用旁路模式，直接將輸入數(shù)據(jù)傳輸?shù)捷敵?a target="_blank">端口。
7. TDM菊花鏈模式：支持多個AD1895的TDM菊花鏈連接，方便擴展系統(tǒng)。
8. 低噪聲與高動態(tài)范圍：達到128 dB的信噪比和動態(tài)范圍（A加權(quán)，20 Hz至20 kHz帶寬），總諧波失真加噪聲低至 -122 dB。
9. 線性相位FIR濾波器：采用線性相位FIR濾波器，保證信號處理的準(zhǔn)確性。
10. 硬件可控軟靜音：通過硬件可控的軟靜音功能，可以方便地控制音頻輸出。
11. 靈活的主時鐘模式：支持 (256 ×f{S})、(512 ×f{S}) 或 (768 ×f_{S}) 的主模式時鐘。
12. 多種串行接口模式：配備靈活的三線串行數(shù)據(jù)端口，支持左對齊、I2S、右對齊（16、18、20、24位）和TDM串行端口模式。
13. 主/從輸入輸出模式：支持主/從輸入和輸出模式，增加了系統(tǒng)設(shè)計的靈活性。

工作原理

異步采樣率轉(zhuǎn)換基礎(chǔ)

異步采樣率轉(zhuǎn)換是將數(shù)據(jù)從一個采樣率的時鐘源轉(zhuǎn)換到另一個相同或不同采樣率的時鐘源。簡單的零階保持方法會導(dǎo)致重采樣誤差，而AD1895通過對輸入數(shù)據(jù)進行插值來顯著減少這種誤差。

概念性高插值模型

AD1895在概念上以 (2^{20}) 的因子對輸入數(shù)據(jù)進行插值，即在每個 (f{S{-} IN}) 樣本之間插入 ((2^{20}-1)) 個樣本。通過零填充和低通濾波，在時域和頻域上都能有效減少重采樣誤差。

硬件模型

實際應(yīng)用中，AD1895使用64抽頭的FIR濾波器，通過減少不必要的乘法運算和動態(tài)調(diào)整濾波器系數(shù)，實現(xiàn)高效的插值和重采樣。其FIFO塊用于調(diào)整和存儲輸入樣本，數(shù)字伺服環(huán)用于跟蹤輸入和輸出采樣率，并提供FIR濾波器卷積的起始地址。

采樣率轉(zhuǎn)換器架構(gòu)

AD1895的采樣率轉(zhuǎn)換器架構(gòu)包括FIFO、ROM、數(shù)字伺服環(huán)、FIR濾波器和采樣率比率電路。FIFO用于存儲和調(diào)整輸入數(shù)據(jù)，ROM存儲FIR濾波器的系數(shù)，數(shù)字伺服環(huán)自動跟蹤采樣率變化，F(xiàn)IR濾波器進行卷積運算，采樣率比率電路動態(tài)調(diào)整ROM系數(shù)和濾波器長度。

操作特性

復(fù)位與掉電

當(dāng)RESET引腳置低時，AD1895關(guān)閉主時鐘輸入，初始化內(nèi)部寄存器，并使所有I/O引腳呈三態(tài)，此時功耗最低。復(fù)位時，RESET引腳應(yīng)至少保持低電平五個MCLK_IN周期，上電時應(yīng)保持低電平直到電源穩(wěn)定。

電源與電壓參考

AD1895設(shè)計用于3 V工作，輸入引腳具有5 V輸入容忍度。VDD_CORE為核心邏輯供電，VDD_IO用于設(shè)置輸入引腳的電壓容忍度。為減少電源和地反彈，應(yīng)在引腳附近添加電容。

數(shù)字濾波器群延遲

濾波器群延遲由特定方程給出，對于 (f{S{-} OUT}>f{S{-} IN}) 的情況，延遲為 (frac{16}{f{S{-} IN}}+frac{32}{f{S{-} IN}}) 秒。

靜音控制

當(dāng)MUTE_IN引腳置高時，輸入數(shù)據(jù)線性衰減至接近零（-127 dB）實現(xiàn)軟靜音；置低時，衰減線性減小至0 dB。MUTE_OUT引腳在復(fù)位或采樣率變化時會自動置高，直到數(shù)字伺服環(huán)完成快速穩(wěn)定模式。

主時鐘

MCLK_IN引腳可連接數(shù)字時鐘或晶體來生成主時鐘。主時鐘頻率范圍為至少138倍的最大輸入或輸出采樣率，最高可達30 MHz。

串行數(shù)據(jù)端口

數(shù)據(jù)格式

串行數(shù)據(jù)輸入端口模式由SMODE_IN_0/SMODE_IN_1/SMODE_IN_2引腳設(shè)置，支持左對齊、I2S和右對齊（16、18、20、24位）模式。串行數(shù)據(jù)輸出端口模式由SMODE_OUT_0/SMODE_OUT_1和WLNGTH_OUT_0/WLNGTH_OUT_1引腳設(shè)置，支持左對齊、I2S、右對齊或TDM模式，輸出字寬可通過WLNGTH_OUT_0/WLNGTH_OUT_1引腳設(shè)置。

TDM模式應(yīng)用

在TDM模式下，多個AD1895可以菊花鏈連接到SHARC? DSP的串行輸入端口。通過64位并行負載移位寄存器，數(shù)據(jù)可以在多個AD1895之間傳輸。

主時鐘模式

AD1895的串行端口可以配置為主或從模式。主模式下，AD1895需要 (256 × f{S})、(512 × f{S}) 或 (768 × f_{S}) 的主時鐘，最大采樣率受主時鐘頻率限制。從模式下，采樣率最高可達192 kHz。

旁路模式

當(dāng)BYPASS引腳置高時，輸入數(shù)據(jù)繞過采樣率轉(zhuǎn)換器，直接傳輸?shù)捷敵龆丝?，且禁用抖動處理。該模式適用于輸入和輸出采樣率相同且時鐘同步的情況，也可用于傳輸非音頻數(shù)據(jù)。

總結(jié)

AD1895以其高性能、靈活性和豐富的功能，為音頻處理和數(shù)字信號轉(zhuǎn)換應(yīng)用提供了出色的解決方案。無論是在家庭影院系統(tǒng)、汽車音響系統(tǒng)還是其他數(shù)字音頻設(shè)備中，AD1895都能發(fā)揮其優(yōu)勢，為工程師們帶來更加便捷和可靠的設(shè)計體驗。你在實際應(yīng)用中使用過AD1895嗎？遇到過哪些問題和挑戰(zhàn)呢？歡迎在評論區(qū)分享你的經(jīng)驗和見解。