兆芯以自主IP創(chuàng)新助力產(chǎn)業(yè)標準化升級

2026 年 4 月 10 日，全國集成電路標準化技術(shù)委員會全體委員會議暨標準周 - IP 核工作組工作會在武漢順利召開。會議總結(jié)了IP核工作組在標準體系搭建、標準研制等方面的階段性成果，明確 IP 核標準體系將圍繞基礎(chǔ)、驗證、產(chǎn)品、交付、應(yīng)用五大關(guān)鍵領(lǐng)域推進，為后續(xù)標準落地筑牢根基。會議還深入研討了 19 項標準制修訂需求，進一步凝聚行業(yè)共識，為破解 IP 核領(lǐng)域設(shè)計不規(guī)范、兼容性不足、知識產(chǎn)權(quán)界定模糊等行業(yè)痛點提供標準化路徑，助力我國集成電路產(chǎn)業(yè)實現(xiàn)高質(zhì)量、規(guī)范化發(fā)展。

凝聚產(chǎn)業(yè)共識 共繪 IP 核標準化藍圖

全國集成電路標準化技術(shù)委員會 IP 核工作組的成立與建設(shè)，是我國集成電路產(chǎn)業(yè)邁向標準化、規(guī)范化、自主化的重要里程碑。工作組匯聚 EDA、IP 核、芯片設(shè)計、制造、封測等全產(chǎn)業(yè)鏈力量，通過標準研制凝聚產(chǎn)業(yè)共識、規(guī)范技術(shù)路徑、降低協(xié)同成本，為打破國外技術(shù)壟斷、構(gòu)建自主可控的集成電路產(chǎn)業(yè)生態(tài)提供關(guān)鍵支撐。

作為工作組重要成員單位，兆芯深度參與本次會議各項議程，與行業(yè)伙伴共同探討 IP 核技術(shù)發(fā)展與標準化方向，并圍繞處理器全自主高速接口、內(nèi)存控制等 IP 核的研發(fā)創(chuàng)新、性能特性與多場景應(yīng)用實踐展開分享，系統(tǒng)闡述了兆芯在自主 IP 核設(shè)計、驗證、交付全流程的技術(shù)積累與標準化探索，為 IP 核技術(shù)迭代與標準制定提供來自高性能通用CPU領(lǐng)域的實踐參考。

深耕自主 IP 研發(fā) 兆芯貢獻產(chǎn)業(yè)標準化力量

IP 核是集成電路產(chǎn)業(yè)分工細化、設(shè)計效率提升的核心基石，標準化建設(shè)對推動產(chǎn)業(yè)協(xié)同、降低研發(fā)成本、保障供應(yīng)鏈安全具有關(guān)鍵意義。作為國家集成電路產(chǎn)業(yè)的一員，兆芯專注于高性能自主通用處理器及其系統(tǒng)平臺芯片的技術(shù)創(chuàng)新與產(chǎn)品研發(fā)。兆芯掌握自主通用處理器及配套芯片組研發(fā)設(shè)計的核心技術(shù)，在自主指令集、內(nèi)核微架構(gòu)、互連架構(gòu)、高性能IP、設(shè)計方法、測試驗證等關(guān)鍵領(lǐng)域持續(xù)深耕，形成并自主擁有11項CPU關(guān)鍵核心技術(shù)，系統(tǒng)構(gòu)建“自主不封閉，兼容不依附”的ZX86指令集知識產(chǎn)權(quán)體系，走出了一條自主發(fā)展且不受限制的創(chuàng)新道路。

兆芯完整掌握高性能IP自主創(chuàng)新研發(fā)能力，實現(xiàn)關(guān)鍵 IP 全自主設(shè)計，不受國外技術(shù)限制，已成功實現(xiàn)自主高性能演進。兆芯自主創(chuàng)新研發(fā)的各類高性能IP，包括高速IO接口、內(nèi)存控制器、模擬電路等，種類豐富且規(guī)格同步國際先進規(guī)格，兼容性穩(wěn)定性優(yōu)異，通過官方認證并達到產(chǎn)業(yè)化水平。憑借卓越的自主 IP 創(chuàng)新能力，兆芯在產(chǎn)品迭代中能夠規(guī)避第三方 IP 授權(quán)風險，牢牢掌握自主發(fā)展主動權(quán)。

當前，兆芯開先KX-7000系列PC/嵌入式處理器、開勝KH-50000系列服務(wù)器處理器等核心產(chǎn)品，在提供卓越計算性能的同時，支持大容量DDR5/DDR4高速內(nèi)存，以及PCIe 5.0、PCIe 4.0、USB 3.2 Gen2、SATA 3.2等各類高速IO接口，規(guī)格對標同期國際主流水平，大幅提升各類計算平臺的性能與用戶體驗。與此同時，兆芯自主研發(fā)的 ZPI 互連技術(shù)迭代至 5.0 版本，憑借更高帶寬、更低延遲與功耗，支撐開勝 KH-50000 服務(wù)器處理器實現(xiàn)最高四路高效互連，顯著增強服務(wù)器系統(tǒng)計算密度與效率，為人工智能、云計算、大數(shù)據(jù)等前沿應(yīng)用提供堅實算力支撐，充分彰顯兆芯在高性能 IP 領(lǐng)域的持續(xù)創(chuàng)新與實踐能力。

參與 IP 核工作組建設(shè)以來，兆芯依托深厚的自主 IP 研發(fā)經(jīng)驗，積極參與標準體系規(guī)劃、技術(shù)指標研討、驗證方法論證等工作，通過結(jié)合通用處理器 IP 核研發(fā)實踐，分享自主 IP 核全流程質(zhì)量管控體系，并聯(lián)動產(chǎn)業(yè)鏈伙伴，推動 IP 核標準與處理器、系統(tǒng)級芯片（SoC）設(shè)計規(guī)范協(xié)同，打通 IP 核到終端產(chǎn)品的標準化鏈路，助力產(chǎn)業(yè)生態(tài)高效協(xié)同。

未來，兆芯將繼續(xù)深度參與 IP 核工作組各項工作，以自主 IP 核研發(fā)創(chuàng)新為根基，積極貢獻技術(shù)方案與產(chǎn)業(yè)實踐，推動 IP 核標準體系不斷完善。同時，兆芯將持續(xù)加大自主 IP 核研發(fā)投入，聚焦高性能、高安全、高兼容的處理器核心 IP 與配套 IP 突破，以標準化、自主化的 IP 核產(chǎn)品賦能產(chǎn)業(yè)鏈上下游，為科技自立自強貢獻強勁 “芯” 力量。

關(guān)于兆芯

兆芯堅持自主創(chuàng)新、生態(tài)完善、好用不貴的發(fā)展理念，掌握自主通用處理器及其系統(tǒng)平臺芯片研發(fā)設(shè)計的核心技術(shù)，全面覆蓋其微架構(gòu)與實現(xiàn)技術(shù)等關(guān)鍵領(lǐng)域，構(gòu)建了健全的知識產(chǎn)權(quán)體系，致力于為用戶提供高效、兼容、安全的自主通用處理器和芯片組等產(chǎn)品，構(gòu)建從云到邊再到端等各種應(yīng)用場景下的計算解決方案，助力政務(wù)、金融、教育、網(wǎng)絡(luò)通信、能源、交通、醫(yī)療、工業(yè)制造等行業(yè)應(yīng)用的平滑遷移、節(jié)約用戶遷移成本、支撐國家產(chǎn)業(yè)信息安全和國家數(shù)字經(jīng)濟實現(xiàn)高質(zhì)量發(fā)展。