RISC-V 和人工智能的快速崛起

在當今的科技浪潮中，RISC-V 架構(gòu)和人工智能（AI）正在成為推動半導(dǎo)體行業(yè)變革的重要力量。其中，RISC-V 作為一種開放的指令集架構(gòu)，賦予了設(shè)計者更大的靈活性和創(chuàng)新空間，使得定制化芯片的開發(fā)變得更加高效和經(jīng)濟。這種開放性不僅促進了技術(shù)的快速迭代，更推動了整個生態(tài)系統(tǒng)的蓬勃發(fā)展。而人工智能的快速進步對計算能力則提出了更高的要求，催生出了一系列專用的AI加速器和處理器，進一步改變了半導(dǎo)體設(shè)計的格局。

據(jù)國際市場分析機構(gòu) SHD Group 發(fā)布的數(shù)據(jù)顯示，預(yù)計到 2030 年，RISC-V 全球市場規(guī)模將達到 927 億美元，未來幾年的年均復(fù)合增長率為 47.4%?。此外，用于 AI 加速器的 RISC-V SoC 出貨量預(yù)計將達到 41 億顆，營收將達到 422 億美元?。

RISC-V 的 DSA 系統(tǒng)的核心挑戰(zhàn)

伴隨著 RISC-V 和 AI 快速協(xié)同發(fā)展，DSA（Domain Specific Architecture）也引起了開發(fā)者的關(guān)注。RISC-V 的 DSA 系統(tǒng)可面向特定領(lǐng)域，通過定制的架構(gòu)更好地適應(yīng)需求。

RISC-V 的 DSA 系統(tǒng)的快速發(fā)展也帶來三大核心挑戰(zhàn)：

算力密度躍升：單機柜功率從 10kW 級躍升至上百 kW級，芯片的單位功耗算力成為關(guān)鍵指標；

敏捷性倒逼設(shè)計變革：軟件迭代周期壓縮至 3 個月，而 CPU 芯片設(shè)計一般仍需 2 年以上；

驗證復(fù)雜度失控：高算力的芯片晶體管數(shù)量可達數(shù)百億甚至千億門級，需要更先進的方法學(xué)和工具來進行驗證。

新思科技的策略和驗證方法學(xué)

作為芯片驗證領(lǐng)域的領(lǐng)導(dǎo)者，為應(yīng)對指數(shù)級增長的驗證復(fù)雜度，新思科技提出“Shift-Left”策略和驗證方法學(xué)：以技術(shù)融合、分層協(xié)同、AI 賦能為核心，覆蓋從模塊到系統(tǒng)級的全流程驗證，并深度整合 AI、形式驗證和硬件加速技術(shù)。其具體應(yīng)用可參考下面的三個方面：

虛擬原型前置：利用 RISC-V 的開源資源，通過 Virtualizer 平臺構(gòu)建系統(tǒng)級虛擬原型，軟硬件團隊分別提前模擬，有效壓縮開發(fā)周期。

AI 驅(qū)動優(yōu)化：以 AI 解決 AI 的問題，開發(fā)出業(yè)界首個 AI 驅(qū)動的驗證解決方案“VSO.ai”，自動創(chuàng)建邊界場景與識別冗余測試，從而減少回歸測試時間 30%~50%，并定位覆蓋率漏洞的根本原因。

硬件加速與原型驗證：通過專用的硬件加速器和原型驗證平臺，處理系統(tǒng)級的復(fù)雜場景。硬件仿真將仿真速度提升 1000 倍以上，原型驗證則將設(shè)計映射到 FPGA 平臺，實現(xiàn)接近真實芯片的運行速度。

硬件輔助驗證點亮 RISC-V 硬件加速之路

RISC-V 芯片設(shè)計從單一核心向復(fù)雜系統(tǒng)集成轉(zhuǎn)變，驗證目標從“功能正確性”擴展至“性能、功耗、可靠性、安全性”的全域優(yōu)化，并新增了軟硬件協(xié)同驗證環(huán)節(jié)。由此引發(fā)了兩大行業(yè)難題：

芯片復(fù)雜度爆炸：設(shè)計規(guī)模和集成度急劇上升

驗證效率鴻溝：傳統(tǒng)方法在速度、場景覆蓋以及系統(tǒng)級交互上難以跟上需求

新思科技聯(lián)合全球生態(tài)伙伴，推出了基于全新 AMD Versal Premium VP1902 自適應(yīng)系統(tǒng)級芯片（SoC）的 HAPS-200 原型驗證系統(tǒng)和 ZeBu-200 硬件仿真系統(tǒng)產(chǎn)品組合。這一硬件輔助驗證（HAV）技術(shù)有效突破了傳統(tǒng)驗證的瓶頸，幫助芯片工程師加速 RISC-V 生態(tài)系統(tǒng)構(gòu)建和定制指令集開發(fā)。

HAPS-200 原型驗證系統(tǒng)和 ZeBu-200 硬件仿真系統(tǒng)可實現(xiàn) 2 倍性能提升和 4 倍調(diào)試效率提升；硬件仿真與原型驗證（EP-ready）雙模式，支持在單個硬件平臺上靈活配置：為項目內(nèi)或跨多個項目之間配置仿真和原型驗證用例；通過軟件和電纜的重新配置，能夠支持多個項目或根據(jù)項目需求動態(tài)調(diào)整硬件，實現(xiàn)資源高效利用。

通過將模塊化 HAV 方法從 HAPS 原型驗證擴展到 ZeBu 硬件仿真加速，ZeBu Server 5 支持 600 億門以上的復(fù)雜設(shè)計，提供在性能、容量與密度方面的更大靈活性。

新思科技的 HAV 解決方案不僅顯著提升了 RISC-V 芯片開發(fā)的驗證效率，還為開發(fā)者提供了前瞻性、可擴展的平臺，快速實現(xiàn)高性能、低功耗的創(chuàng)新設(shè)計。

Hybrid technology 混合技術(shù)，助力軟件生態(tài)盡早開啟

新思科技深耕 RISVC-V 多年，致力于加速 RISC-V 開發(fā)全流程。通過 Hybrid technology 混合技術(shù)，助力 RISC-V CPU 芯片的軟件生態(tài)盡早開啟，即通過硬件輔助驗證（如 ZeBu/HAPS）與虛擬原型 Virtualizer 的深度結(jié)合，實現(xiàn)"芯片未至，生態(tài)先行"。具體可分為三步走：虛擬原型前置軟件生態(tài)構(gòu)建、硬件仿真平臺實現(xiàn)硬實時驗證、功耗-性能閉環(huán)優(yōu)化。這種"虛擬+硬件"的雙輪驅(qū)動模式可實現(xiàn)三重突破：

生態(tài)提速：軟件生態(tài)啟動從流片后提前到 Tapeout 前 12 個月；

風(fēng)險可控：硬件相關(guān)軟件漏洞檢出率提升 70%；

能效躍升：通過早期功耗-性能聯(lián)調(diào)，芯片能效平均優(yōu)化 25% 以上。

結(jié)語

新思科技正通過全流程工具鏈與先進驗證方法學(xué)降低 RISC-V 開發(fā)門檻，從而加速 RISC-V 生態(tài)建設(shè)。與此同時，新思科技積極參與 RISC-V 國際基金會，深度融入 RISC-V 生態(tài)圈，推動工具鏈和 IP 的開放兼容，支持跨領(lǐng)域協(xié)同，支持 RISC-V 與 AI 加速器、GPU 等異構(gòu)計算單元的集成，助力全球 RISC-V 產(chǎn)業(yè)生態(tài)的每一個環(huán)節(jié)。