MX7224：CMOS 8 位帶輸出放大器 DAC 的技術(shù)解析

在電子設(shè)計領(lǐng)域，數(shù)模轉(zhuǎn)換器（DAC）是實現(xiàn)數(shù)字信號到模擬信號轉(zhuǎn)換的關(guān)鍵器件。今天我們要探討的是 Maxim Integrated Products 推出的 MX7224，一款 CMOS 8 位帶輸出放大器的 DAC，它在性能和應(yīng)用上都有獨特之處。

文件下載：MX7224.pdf

輸出緩沖電路特性

MX7224 的輸出緩沖電路設(shè)計精巧。從圖 8 所示的簡化輸出緩沖電路圖可以看出，其采用 PMOS 輸入結(jié)構(gòu)，能提供輸入共模范圍至 (v{SS})。改進(jìn)后的輸出電路融入了 Maxim 專有的下拉電路，可將 (OUT) 主動驅(qū)動至負(fù)電源 ((V{SS})) 典型值 +15mV 以內(nèi)。這一特性在單電源應(yīng)用中尤為重要，當(dāng) (V{SS}) 連接到 GND 時，能將零誤差保持在 1/2LSB（(V{REF}= +10V)）以內(nèi)。同時，該緩沖電路允許輸出灌電流和拉電流高達(dá) 5mA，其輸出灌電流與輸出電壓的關(guān)系曲線可在典型工作特性部分找到。大家在實際設(shè)計中，是否考慮過這種輸出能力對整個電路性能的影響呢？

數(shù)字輸入與接口邏輯

兼容性與電源電流

MX7224 的數(shù)字輸入兼容 TTL 和 5V CMOS 邏輯。電源電流 (I{DD}) 和 (I{SS}) 是針對 TTL 輸入電平進(jìn)行規(guī)定的。不過，電源電流會在一定程度上依賴于輸入邏輯電平，當(dāng) MX7224 由 TTL 驅(qū)動時，電源電流最高。但如果輸入盡可能接近 +5V 驅(qū)動，電源電流可顯著降低。這就提醒我們在設(shè)計時，要根據(jù)實際情況選擇合適的驅(qū)動方式，以優(yōu)化電源消耗。

真值表與寄存器控制

表 1 給出了 MX7224 操作的真值表。該器件包含兩個寄存器，即輸入寄存器和 DAC 寄存器。CS 和 WR 控制輸入寄存器的加載，而 LDAC 和 WR 控制信息從輸入寄存器到 DAC 寄存器的傳輸。只有 DAC 寄存器中保存的數(shù)據(jù)才能決定轉(zhuǎn)換器的模擬輸出。不同的控制信號組合會產(chǎn)生不同的寄存器狀態(tài)，例如“RESET”為高電平、“LDAC”為低電平、“WR”為低電平、“CS”為低電平時，兩個寄存器都處于透明狀態(tài)；“RESET”為低電平時，兩個寄存器都被加載為全零。大家在使用時，是否能熟練根據(jù)真值表來實現(xiàn)所需的功能呢？

控制信號與復(fù)位功能

MX7224 的所有控制信號都是電平觸發(fā)的，這意味著可以通過將 CS 和 WR 置為“LOW”使輸入寄存器透明，將 LDAC 和 WR 置為“LOW”使 DAC 寄存器透明。WR 輸入的上升沿會鎖存輸入數(shù)據(jù)。RESET 線的低電平可復(fù)位兩個寄存器的內(nèi)容。當(dāng)兩個寄存器都透明時，RESET 線在復(fù)位脈沖期間會覆蓋輸入數(shù)據(jù)；當(dāng)兩個寄存器都鎖存時，RESET 線上的“LOW”脈沖會將所有 0 鎖存到寄存器中，復(fù)位脈沖移除后輸出保持在 0V。RESET 線可用于在上電時強制輸出為 0V，在系統(tǒng)校準(zhǔn)周期中作為零覆蓋也非常有用。

MX7224 在輸出緩沖、數(shù)字輸入和控制邏輯等方面都有出色的設(shè)計，為電子工程師在數(shù)模轉(zhuǎn)換設(shè)計中提供了可靠的選擇。在實際應(yīng)用中，我們需要深入理解其各項特性，根據(jù)具體需求合理使用，以實現(xiàn)最佳的電路性能。