近日，第九屆中國研究生創(chuàng)“芯”大賽正式啟動(dòng)。作為國內(nèi)首家EDA上市公司，關(guān)鍵核心技術(shù)具備國際市場競爭力的EDA領(lǐng)軍企業(yè)，概倫電子長期秉持與中國集成電路行業(yè)共同成長的理念，始終將產(chǎn)教融合人才培養(yǎng)作為公司發(fā)展的長期戰(zhàn)略，為中國集成電路產(chǎn)業(yè)打造多層次的專業(yè)人才培養(yǎng)機(jī)制，已連續(xù)多年支持中國研究生創(chuàng)“芯”大賽。作為命題企業(yè)之一，現(xiàn)正式公布兩道企業(yè)命題，誠邀國內(nèi)外在讀研究生踴躍參與，馳騁創(chuàng)新賽場。

賽題名稱

賽題一：基于VeriSim仿真的I3C設(shè)計(jì)及驗(yàn)證

賽題二：器件建模題(2選1)

A題：HEMT器件的建模與驗(yàn)證

B題：自選器件的建模與驗(yàn)證

概倫專項(xiàng)獎(jiǎng)

概倫電子專項(xiàng)獎(jiǎng)是初賽獎(jiǎng)，該專項(xiàng)獎(jiǎng)專門用于獎(jiǎng)勵(lì)選擇概倫電子企業(yè)命題的參賽隊(duì)伍，由企業(yè)專家評出。入圍決賽的參賽隊(duì)伍可繼續(xù)參加大賽執(zhí)行委員會(huì)組織的其他大賽獎(jiǎng)項(xiàng)的評審和獲獎(jiǎng)。與初賽獎(jiǎng)項(xiàng)互不沖突。

一等獎(jiǎng)：每隊(duì)獎(jiǎng)金10000元，3支參賽隊(duì)伍;

二等獎(jiǎng)：每隊(duì)獎(jiǎng)金5000元，7支參賽隊(duì)伍;

雙重獎(jiǎng)勵(lì)下，單隊(duì)獎(jiǎng)金最高可超20萬元。

人才培養(yǎng)

概倫電子鼓勵(lì)和支持技術(shù)部門從中國研究生創(chuàng)芯大賽獲獎(jiǎng)學(xué)生中挖掘人才。在校招過程中，本次創(chuàng)芯大賽獲獎(jiǎng)學(xué)生可跳過筆試，直接進(jìn)入面試環(huán)節(jié)，概倫電子將優(yōu)先為獲獎(jiǎng)學(xué)生提供崗位實(shí)習(xí)的機(jī)會(huì)。

賽題一：基于VeriSim仿真的I3C設(shè)計(jì)及驗(yàn)證

概倫電子先進(jìn)數(shù)字仿真器——VeriSim

概倫電子VeriSim是一款先進(jìn)的邏輯仿真器，提供全面的數(shù)字設(shè)計(jì)驗(yàn)證解決方案，覆蓋系統(tǒng)級、行為級、RTL級和門級數(shù)字電路仿真驗(yàn)證的需求。配備高性能的仿真引擎和約束求解器，旨在提高編譯時(shí)效率，并確保設(shè)計(jì)的正確性和穩(wěn)定性;可適配眾多主流硬件描述語言，包括Verilog、VHDL、SystemVerilog、SystemC等，以及它們的組合;支持行為級、RTL級和帶SDF后仿的門級數(shù)字電路門級 Verilog和 VHDL仿真;支持高階的系統(tǒng)級SystemVerilog加SystemC混合仿真，通過無縫集成通用驗(yàn)證方法(UVM)為用戶提供快速驗(yàn)證測試臺(tái)的設(shè)置，使驗(yàn)證過程更加高效和可控;提供全面的功能、斷言和代碼覆蓋率測試，可生成多種格式的仿真數(shù)據(jù);輸入文件可通過加密算法進(jìn)行保護(hù)，確?？蛻?IP得到充分的安全保護(hù);VeriSim集成概倫電子NanoSpice系列的各種晶體管級電路仿真器，提供完整的混合信號(hào)驗(yàn)證解決方案。

賽題一 設(shè)計(jì)內(nèi)容描述

I3C(Improved Inter-Integrated Circuit)是一種由MIPI聯(lián)盟開發(fā)的新型串行通信協(xié)議，旨在提供比傳統(tǒng)I2C更高的數(shù)據(jù)傳輸速率和更多功能。它可以被看作是I2C的演進(jìn)和增強(qiáng)版，結(jié)合了I2C的簡單性與SPI的高速特性。由于其高速、低功耗和多功能的特點(diǎn)，I3C協(xié)議非常適用于各種需要高效連接大量傳感器和外設(shè)的系統(tǒng)。請基于這一標(biāo)準(zhǔn)設(shè)計(jì)一個(gè)I3C模塊，并基于UVM方法論搭建驗(yàn)證平臺(tái)，使用VeriSim仿真器進(jìn)行功能驗(yàn)證。

I3C Key Features

支持SDR Primary Controller模式

支持AMBA APB總線訪問寄存器

支持可編程的總線時(shí)序，包括SCL高低電平周期，SDA保持時(shí)間和總線空閑條件

支持SDR私有讀/寫消息，支持發(fā)送I2C私有讀/寫消息

支持SDR通用CCC消息(廣播CCC和直接CCC)

支持動(dòng)態(tài)地址分配(僅要求支持ENTDAA CCC)

支持帶內(nèi)中斷，可配置數(shù)據(jù)負(fù)載有無

支持中斷和輪詢訪問

賽題一 設(shè)計(jì)要求：

用SystemVerilog語言實(shí)現(xiàn)I3C(SDR Primary Controller)模塊。

USART模塊模塊測試平臺(tái)方案及SystemVerilog代碼。

測試點(diǎn)分解及測試用例代碼。

功能覆蓋率報(bào)告。

賽題一 輸出要求：

I3C模塊設(shè)計(jì)方案及SystemVerilog代碼。

I3C模塊模塊測試平臺(tái)方案及SystemVerilog代碼。

測試點(diǎn)分解及測試用例代碼。

功能覆蓋率報(bào)告。

附加題：PVM驗(yàn)證平臺(tái)及測試用例代碼。

*評分細(xì)則及軟件工具請?jiān)谖哪┫螺d查看

賽題二：器件建模題(2選1，A題/B題)

概倫電子建模軟件MeQLab

概倫電子MeQLab是一款靈活的跨平臺(tái)建模軟件，為器件模型提取提供了完整的解決方案：從S參數(shù)測試，大、小信號(hào)建模，QA到建模報(bào)告自動(dòng)生成，滿足全流程建模應(yīng)用。該軟件支持全面的Compact模型如FinFET、GAN ASM-HEMT，子電路模型, Verilog-A模型, 以及基于子電路的BSIM模型衍生的高壓模型的提取。MeQLab內(nèi)置NanoSpice仿真器，同時(shí)支持鏈接外部仿真器(如HSPICE、Spectre等)，且支持多仿真器的并行仿真驗(yàn)證。該軟件集成了豐富的射頻建模應(yīng)用模板，同時(shí)開放腳本編程環(huán)境，支持靈活的用戶自定義設(shè)置如去嵌程序、模型自動(dòng)提參流程設(shè)計(jì)、大信號(hào)仿真數(shù)據(jù)處理，滿足硅基或者化合物工藝器件建模應(yīng)用。

賽題二(A題)HEMT器件的建模與驗(yàn)證

描述及要求：

任選一類HEMT器件(GaN HEMT、GaAs pHEMT、InP HEMT等)，基于自選數(shù)據(jù)，使用概倫電子MeQLab平臺(tái)開展建模提參，完成全流程任務(wù)?？偡?00分，無額外附加分，所有得分點(diǎn)均為報(bào)告可核查項(xiàng)。

模型選型要求：

根據(jù)器件特性與應(yīng)用場景，自主選擇緊湊模型(ASM-HEMT、Angelov、EEHEMT、自建Verilog-A模型等)，需在報(bào)告中明確選型依據(jù)。

數(shù)據(jù)來源二選一：

路徑A(實(shí)測數(shù)據(jù))：自主完成HEMT器件測試，獲取直流I-V、C-V、脈沖I-V、變溫等建模必備數(shù)據(jù);

路徑B(仿真數(shù)據(jù))：采用Sentaurus、Silvaco、Victory Device等TCAD工具，仿真生成虛擬器件標(biāo)準(zhǔn)數(shù)據(jù)。

任務(wù)模塊及分值：

統(tǒng)一評分標(biāo)準(zhǔn)：T1：器件物理分析(15分)

T2：數(shù)據(jù)獲取方案設(shè)計(jì)(20分)

器件專屬測試/仿真基準(zhǔn)(統(tǒng)一納入評分，原附加分內(nèi)容并入基礎(chǔ)評分)：

GaN HEMT：含直流I-V、C-V、脈沖I-V、變溫特性、pulse-spar;

GaAs pHEMT：含直流I-V、C-V、多偏置S參數(shù)、噪聲參數(shù);

InP HEMT：含直流I-V、C-V、多偏置S參數(shù)(毫米波頻段)。

T3：模型參數(shù)提取(35分)

T4：模型驗(yàn)證與優(yōu)化(20分)

、

器件專屬測試/仿真基準(zhǔn)(統(tǒng)一納入評分，原附加分內(nèi)容并入基礎(chǔ)評分)：

GaN HEMT：驗(yàn)證動(dòng)態(tài)Ron退化預(yù)測能力;

GaAs pHEMT：驗(yàn)證大信號(hào)特性(1dB壓縮點(diǎn)、IMD3);

InP HEMT：驗(yàn)證高頻(>100GHz)S參數(shù)預(yù)測能力;

T5：技術(shù)報(bào)告撰寫(10分)：報(bào)告規(guī)范性

優(yōu)秀(9-10分)：結(jié)構(gòu)完整、邏輯清晰、圖表規(guī)范、數(shù)據(jù)詳實(shí)、參考文獻(xiàn)合規(guī)，全流程可追溯;

良好(7-8.9分)：結(jié)構(gòu)完整、表述通順， minor圖表/格式問題;

合格(6-6.9分)：結(jié)構(gòu)殘缺、表述混亂，核心數(shù)據(jù)缺失;

賽題二(A題) 跨器件公平評判規(guī)則：

統(tǒng)一評分尺度：所有HEMT器件類型均執(zhí)行上述同一套評分標(biāo)準(zhǔn)，不針對單一器件設(shè)置傾斜分值;

難度系數(shù)折算(內(nèi)置評分邏輯)：針對器件工藝復(fù)雜度、建模難度差異化，在“參數(shù)提取、模型驗(yàn)證”環(huán)節(jié)，同等擬合精度下，InP HEMT(毫米波高頻)、GaN HEMT(功率陷阱效應(yīng))難度權(quán)重高于GaAs pHEMT，由評委組判定難度適配分值;

核查基準(zhǔn)一致：所有隊(duì)伍均核查數(shù)據(jù)完整性、擬合誤差、參數(shù)物理性、報(bào)告可追溯性四大核心指標(biāo)，量化打分杜絕主觀偏差;

同分判定規(guī)則：總分相同時(shí)，依次對比直流I-V誤差、外推預(yù)測精度、特殊效應(yīng)表征精度、報(bào)告規(guī)范度，決出排名;

工具使用一票否決：選題必須采用MeQLab進(jìn)行建模與參數(shù)提取，使用其他建模提參工具的直接判定為不合格;補(bǔ)充說明：數(shù)據(jù)獲取階段所用的 TCAD仿真工具

(如Sentaurus、Silvaco等)不受此限制，若部分仿真工具存在功能不支持情況，需在報(bào)告中詳細(xì)說明替代方案及理由，經(jīng)評委審核確認(rèn)后可正常參與評分。

賽題二(B題)自選器件的建模與驗(yàn)證

賽題描述：

本題采用約束框架+自主創(chuàng)新模式，參賽選手在指定范圍內(nèi)自選器件，完成從結(jié)構(gòu)分析到模型提取的全流程建模，總分100分，所有得分點(diǎn)均為報(bào)告可核查項(xiàng)。

器件選型約束范圍：

先進(jìn)硅基器件：FinFET、GAAFET、SOI MOSFET、LDMOS、CFET;

化合物半導(dǎo)體器件：GaN HEMT、SiC MOSFET、InP HBT、GaAs pHEMT;

新型特色器件：輻照加固型器件、高頻噪聲器件、功率集成器件。

統(tǒng)一評分標(biāo)準(zhǔn)：

任務(wù)1：器件結(jié)構(gòu)與工藝分析(15分)

T2：數(shù)據(jù)獲取方案設(shè)計(jì)(20分)

任務(wù)3：參數(shù)提取與建模(35分)

任務(wù)4：模型文件/數(shù)據(jù)和工程提交與擬合誤差(20分)

任務(wù)5：創(chuàng)新性與規(guī)范度(10分)

賽題二(B題)公平評判規(guī)則：

創(chuàng)新點(diǎn)量化打分：創(chuàng)新點(diǎn)需貼合科研/工程實(shí)際，具備可核查的改進(jìn)效果(如精度提升、效應(yīng)表征完善)，杜絕空泛創(chuàng)新。

橫向?qū)Ρ然鶞?zhǔn)：同類型器件統(tǒng)一對比擬合精度、流程規(guī)范性、創(chuàng)新實(shí)用性;不同類型器件按建模難度集體折算分值，確保公平;

同分判定規(guī)則：總分相同時(shí)，依次對比模型精度、物理效應(yīng)表征、創(chuàng)新實(shí)用性、報(bào)告規(guī)范度。

工具使用一票否決：選題必須采用MeQLab進(jìn)行建模與參數(shù)提取，使用其他建模提參工具的直接判定為不合格;補(bǔ)充說明：數(shù)據(jù)獲取階段所用的TCAD仿真工具

(如Sentaurus、Silvaco等)不受此限制，若部分仿真工具存在功能不支持情況，需在報(bào)告中詳細(xì)說明替代方案及理由，經(jīng)評委審核確認(rèn)后可正常參與評分。

概倫電子軟件工具申請 & 賽題文檔下載：

概倫電子為創(chuàng)芯大賽參賽隊(duì)伍提供賽題所需的 VeriSim與MeQLab工具，參賽隊(duì)伍可通過申請獲取。

軟件申請表下載：

https://cpipc.acge.org.cn/sysFile/downFile.dofileId=ee1398994b844c42a36c8452f65a5499

賽題文檔下載鏈接：

https://www.kdocs.cn/l/cvvFFaOTdsdj

大賽官網(wǎng)：

https://cpipc.acge.org.cn/cw/hp/10

賽題交流QQ群：

707797078

組隊(duì)報(bào)名及作品提交：

https://cpipc.acge.org.cn/cw/hp/10

關(guān)于創(chuàng)“芯”大賽 & 本屆賽程

中國研究生創(chuàng)“芯”大賽是由中國學(xué)位與研究生教育學(xué)會(huì)、中國科協(xié)青少年科技中心主辦的全國性集成電路領(lǐng)域?qū)I(yè)賽事。大賽聚焦集成電路設(shè)計(jì)，半導(dǎo)體器件與工藝、制造等方向，設(shè)置自主命題賽道與企業(yè)命題賽道，深度融合學(xué)術(shù)研究與產(chǎn)業(yè)應(yīng)用，為研究生提供了從理論到實(shí)踐的全方位展示平臺(tái)。歷經(jīng)多年發(fā)展，創(chuàng)“芯”大賽已成為全國研究生展現(xiàn)創(chuàng)新實(shí)踐與科研實(shí)力的重要舞臺(tái)。

本屆大賽由南方科技大學(xué)承辦。作為一所扎根深圳、迅速崛起的新型研究型大學(xué)，南科大深港微電子學(xué)院與半導(dǎo)體學(xué)院近年來在集成電路領(lǐng)域積淀深厚、成果斐然。在這里，你將置身于“硬核”的學(xué)術(shù)場域，與頂尖實(shí)驗(yàn)室同頻共振，與學(xué)界大咖切磋論劍。大賽初賽報(bào)名截止日期為2026年6月30日。參賽隊(duì)在大賽官網(wǎng)上注冊、組隊(duì)、提交參賽作品。