深入解析DS90UB91xQ-Q1：汽車級FPD-Link III芯片組的卓越性能與應(yīng)用

在汽車電子領(lǐng)域，數(shù)據(jù)傳輸?shù)母咝院头€(wěn)定性至關(guān)重要。DS90UB91xQ-Q1芯片組作為一款汽車級FPD-Link III接口芯片，為汽車攝像頭和視頻處理器之間的數(shù)據(jù)傳輸提供了強大的解決方案。本文將深入剖析DS90UB91xQ-Q1的特性、應(yīng)用及設(shè)計要點，幫助電子工程師更好地理解和應(yīng)用這款芯片。

文件下載：DS90UB914QSQE NOPB.pdf

一、芯片概述

DS90UB91xQ-Q1芯片組由DS90UB913Q-Q1 serializer和DS90UB914Q-Q1 deserializer組成，支持10 - 100 MHz的輸入像素時鐘頻率。它采用單差分對互連，通過DC平衡編碼和嵌入式時鐘技術(shù)，實現(xiàn)了高速數(shù)據(jù)傳輸和AC耦合互連，能夠驅(qū)動長達25米的屏蔽雙絞線。同時，該芯片組還具備雙向控制通道，支持I2C通信，可實現(xiàn)數(shù)據(jù)的雙向傳輸。

二、主要特性

1. 靈活的數(shù)據(jù)有效負(fù)載

支持10位和12位數(shù)據(jù)有效負(fù)載，其中10位有效負(fù)載最高可達100 MHz，12位有效負(fù)載最高可達75 MHz。這種靈活性使得芯片組能夠適應(yīng)不同的應(yīng)用需求。

2. 雙向控制通道

提供連續(xù)低延遲的雙向控制接口通道，支持400 kHz的I2C通信。該通道獨立于視頻消隱期，可實現(xiàn)圖像傳感器和ECU之間的雙向通信，無需額外的編程和控制線。

3. 2:1多路復(fù)用器

DS90UB914Q-Q1 deserializer配備2:1多路復(fù)用器，可在兩個輸入成像器之間進行選擇，為系統(tǒng)設(shè)計提供了更多的靈活性。

4. 嵌入式時鐘和DC平衡編碼

嵌入式時鐘和DC平衡編碼技術(shù)增強了信號質(zhì)量，支持AC耦合互連，減少了并行數(shù)據(jù)和時鐘路徑之間的偏斜問題，降低了系統(tǒng)成本。

5. 自適應(yīng)接收均衡器

接收均衡器可自動適應(yīng)電纜損耗的變化，確保在長距離傳輸時信號的穩(wěn)定性。

6. 豐富的GPIO引腳

Serializer和Deserializer均提供四個專用的通用輸入/輸出引腳（GPIO），可用于控制和響應(yīng)各種命令。

7. 鏈路完整性驗證

具備LOCK輸出報告引腳和AT-SPEED BIST診斷功能，可驗證鏈路的完整性。

8. 低功耗和高可靠性

采用單1.8 V電源供電，符合ISO 10605和IEC 61000 - 4 - 2 ESD標(biāo)準(zhǔn)，是汽車級產(chǎn)品，經(jīng)過AEC - Q100 Grade 2認(rèn)證，工作溫度范圍為 - 40°C至 + 105°C。

三、應(yīng)用場景

1. 碰撞緩解前后視攝像頭

在汽車碰撞緩解系統(tǒng)中，前后視攝像頭需要將高清圖像數(shù)據(jù)快速、準(zhǔn)確地傳輸?shù)紼CU進行處理。DS90UB91xQ-Q1芯片組的高速數(shù)據(jù)傳輸能力和低延遲特性，能夠滿足攝像頭與ECU之間的數(shù)據(jù)傳輸需求，為碰撞緩解系統(tǒng)提供可靠的支持。

2. 停車輔助環(huán)視系統(tǒng)

環(huán)視系統(tǒng)需要多個攝像頭同時工作，將車輛周圍的圖像數(shù)據(jù)傳輸?shù)紼CU進行拼接和處理。DS90UB91xQ-Q1的2:1多路復(fù)用器和雙向控制通道功能，使得系統(tǒng)可以靈活選擇不同的攝像頭輸入，并實現(xiàn)攝像頭與ECU之間的雙向通信，為停車輔助系統(tǒng)提供清晰、準(zhǔn)確的圖像信息。

四、詳細(xì)功能描述

1. 串行幀格式

高速前向通道由28位數(shù)據(jù)組成，包含視頻數(shù)據(jù)、同步信號、I2C和奇偶校驗位。數(shù)據(jù)經(jīng)過隨機化、平衡和加擾處理，優(yōu)化了AC耦合鏈路的信號傳輸。雙向控制通道數(shù)據(jù)與高速前向數(shù)據(jù)一起通過單串行鏈路傳輸，實現(xiàn)了全雙工低速率的前后向路徑和高速前向通道。

2. 線速率計算

根據(jù)不同的工作模式，DS90UB91xQ-Q1芯片組采用不同的時鐘分頻和倍頻方式，確保最大線速率保持在1.4 Gbps。具體計算公式如下：

• 12位低頻模式：Line rate = fPCLK × 28
• 10位模式：Line rate = fPCLK / 2 × 28
• 12位高頻模式：Line rate = fPCLK × (2 / 3) × 28

3. 解串器多路復(fù)用器輸入

DS90UB914Q-Q1的2:1多路復(fù)用器可通過引腳或寄存器控制，選擇不同的攝像頭輸入。在切換攝像頭時，需要先通過SEL引腳或寄存器選擇新的攝像頭，然后啟用相應(yīng)的反向通道驅(qū)動器。

4. 錯誤檢測

芯片組提供錯誤檢測功能，通過前向通道的奇偶校驗位和反向通道的4位CRC校驗位，對數(shù)據(jù)傳輸?shù)耐暾赃M行驗證。檢測到的錯誤數(shù)量分別存儲在Serializer和Deserializer的8位寄存器中。

5. 雙向控制總線和I2C模式

I2C兼容接口允許通過雙向控制通道對DS90UB913Q-Q1、DS90UB914Q-Q1或外部遠程設(shè)備進行編程。時鐘（SCL）和數(shù)據(jù)（SDA）線采用開漏I/O，需要外部上拉電阻。該接口支持最高400 kbps的I2C快速模式。

6. 從時鐘拉伸

芯片組在數(shù)據(jù)傳輸過程中利用總線時鐘拉伸（保持SCL線低電平）來與遠程設(shè)備進行通信和同步。I2C主設(shè)備必須支持時鐘拉伸才能與DS90UB91xQ-Q1芯片組配合工作。

7. I2C透傳

I2C透傳功能提供了一種獨立尋址從設(shè)備的方式，可決定是否將I2C指令傳輸?shù)竭h程I2C設(shè)備。啟用該功能后，I2C總線流量將繼續(xù)通過，排除對遠程I2C設(shè)備的I2C命令。

8. ID[x]地址解碼器

Serializer的ID[x]引腳用于解碼和設(shè)置其物理從地址，允許在總線上連接多達5個設(shè)備。Deserializer的IDx[0]和IDx[1]引腳用于設(shè)置多達16個可能的地址，以支持更多的設(shè)備連接。

9. 可編程控制器

DS90UB913Q-Q1 serializer和DS90UB914Q-Q1 deserializer均嵌入了集成的I2C從控制器，可用于配置可編程寄存器中的額外功能或控制一組可編程GPIO。

10. 多攝像頭同步

對于需要多攝像頭幀同步的應(yīng)用，建議使用通用輸入/輸出（GPIO）引腳傳輸控制信號。系統(tǒng)控制器提供場同步輸出，攝像頭接受輔助同步輸入，以實現(xiàn)多攝像頭的同步。但需要注意的是，這種同步方式存在非確定性延遲，最大延遲為25 μs。

11. 通用輸入/輸出（GPIO）

當(dāng)芯片組以成像器的像素時鐘作為參考時鐘源時，Serializer有4個GPO，Deserializer有4個GPIO。這些引腳可配置為輸入或輸出，用于控制和響應(yīng)各種命令。當(dāng)使用外部振蕩器作為參考時鐘時，GPO3和GPIO2的配置會有所不同。

12. LVCMOS VDDIO選項

Serializer輸入支持1.8 V、2.8 V和3.3 V，Deserializer輸出支持1.8 V和3.3 V，用戶可根據(jù)系統(tǒng)接口進行配置。

13. 解串器自適應(yīng)輸入均衡（AEQ）

接收器輸入提供自適應(yīng)輸入均衡濾波器，可補償介質(zhì)損耗。均衡水平可通過寄存器控制手動選擇，通過CMLOUTP/CMLOUTN引腳可觀察到完全自適應(yīng)均衡器的輸出。

14. EMI降低

• 解串器交錯輸出：接收器交錯輸出切換，在定義的窗口內(nèi)隨機分布轉(zhuǎn)換，減少同時切換的輸出數(shù)量，降低電源噪聲，擴展噪聲頻譜，減少整體EMI。
• 擴頻時鐘生成（SSCG）：DS90UB914Q-Q1的并行數(shù)據(jù)和時鐘輸出具有可編程的SSCG范圍，從10 MHz到100 MHz。通過SSC控制寄存器可控制輸出擴展的調(diào)制速率和調(diào)制頻率變化。

五、設(shè)備功能模式

1. 外部振蕩器作為參考時鐘

當(dāng)成像器的像素時鐘抖動超過芯片組的容限時，建議使用外部振蕩器作為參考時鐘。外部振蕩器時鐘輸出經(jīng)過DS90UB913Q-Q1 serializer的二分頻電路，分頻后的時鐘輸出作為成像器的參考時鐘。在這種模式下，GPO3作為外部振蕩器的輸入引腳，GPO2將分頻后的時鐘反饋給成像器。

2. 成像器像素時鐘作為參考時鐘

芯片組也可以使用成像器的像素時鐘作為參考時鐘。此時，成像器使用外部振蕩器作為參考時鐘，Serializer和Deserializer各有4個GPIO。

3. 模式引腳配置

• Serializer的MODE引腳可配置為選擇使用外部振蕩器或成像器的PCLK。通過將引腳拉至VDD（1.8 V）并使用推薦值的下拉電阻來設(shè)置模式。
• Deserializer的MODE引腳可配置為工作在12位低頻模式、12位高頻模式或10位模式。內(nèi)部芯片組在不同模式下采用不同的分頻方式，Deserializer會通過反向通道自動配置Serializer的模式。

4. 時鐘數(shù)據(jù)恢復(fù)狀態(tài)標(biāo)志（LOCK）、輸出使能（OEN）和輸出狀態(tài)選擇（OSS_SEL）

當(dāng)PDB驅(qū)動為高電平時，Deserializer的CDR PLL開始鎖定串行輸入，LOCK輸出根據(jù)OEN設(shè)置為三態(tài)或低電平。鎖定完成后，LOCK輸出為高電平，表示并行總線和PCLK輸出上有有效的數(shù)據(jù)和時鐘。輸出狀態(tài)基于OEN和OSS_SEL設(shè)置。

5. 多設(shè)備尋址

對于需要在同一I2C總線上訪問多個具有相同固定地址的攝像頭設(shè)備的應(yīng)用，DS90UB91xQ-Q1提供從ID匹配/別名功能，通過編程Deserializer的SLAVE_ID_MATCH寄存器，為每個設(shè)備生成不同的目標(biāo)從地址，實現(xiàn)獨立尋址。

6. 掉電模式

Serializer和Deserializer均有PDB輸入引腳，可用于啟用或進入掉電（睡眠）模式。在睡眠模式下，Serializer的高速驅(qū)動器輸出為靜態(tài)高電平，Deserializer的數(shù)據(jù)和PCLK輸出根據(jù)OSS_SEL配置設(shè)置。

7. 像素時鐘邊緣選擇（TRFB / RRFB）

TRFB/RRFB寄存器用于選擇像素時鐘的邊緣。對于Serializer，該寄存器確定數(shù)據(jù)鎖存的邊緣；對于Deserializer，該寄存器確定數(shù)據(jù)選通的邊緣。

8. 上電要求和PDB引腳

上電時，VDDIO電源需先達到預(yù)期的工作電壓（1.8 V至3.3 V），然后其他電源（VDDn）開始上升。需要延遲并在VDD（VDDn和VDDIO）電源穩(wěn)定到推薦工作電壓后釋放PDB信號。可通過外部RC網(wǎng)絡(luò)連接到PDB引腳，確保PDB在所有VDD穩(wěn)定后到達。

9. 內(nèi)置自測試（BIST）

芯片組提供可選的AT-Speed內(nèi)置自測試（BIST）功能，支持高速串行鏈路和低速反向通道的測試?？赏ㄟ^引腳或寄存器將芯片組編程為BIST模式，BIST狀態(tài)可通過PASS引腳實時監(jiān)控，也可通過I2C讀取錯誤幀數(shù)。

六、寄存器映射

DS90UB913Q-Q1和DS90UB914Q-Q1芯片組的寄存器映射詳細(xì)定義了各個寄存器的功能和配置。通過對這些寄存器的編程，可以實現(xiàn)芯片組的各種功能，如數(shù)據(jù)傳輸模式選擇、錯誤檢測、GPIO配置等。具體的寄存器映射信息可參考文檔中的表格。

七、應(yīng)用與實現(xiàn)

1. 應(yīng)用信息

Serializer和Deserializer僅支持通過集成的DC平衡解碼方案實現(xiàn)的AC耦合互連。在FPD-Link III信號路徑中，需要串聯(lián)外部AC耦合電容，建議使用最小可用封裝的電容，以減少封裝寄生效應(yīng)導(dǎo)致的信號質(zhì)量下降。

2. 典型應(yīng)用

• 傳輸介質(zhì)：DS90UB91xQ-Q1芯片組適用于點對點配置，通過屏蔽雙絞線電纜進行數(shù)據(jù)傳輸。Serializer和Deserializer提供內(nèi)部終端，以最小化阻抗不連續(xù)性?；ミB（電纜和連接器）的差分阻抗應(yīng)為100 Ω，電纜的最大長度取決于電纜質(zhì)量、連接器、電路板和電氣環(huán)境等因素。
• 自適應(yīng)均衡器 - 損耗補償：自適應(yīng)均衡器用于補償互連組件的差分插入損耗，但補償能力有限。為了確定最大電纜長度，需要考慮抖動、偏斜、ISI、串?dāng)_等影響信號完整性的因素。
• 詳細(xì)設(shè)計流程：文檔中提供了DS90UB913Q-Q1 serializer和DS90UB914Q-Q1 deserializer的典型連接圖，為工程師的設(shè)計提供了參考。

八、電源供應(yīng)建議

芯片組設(shè)計為從1.8 V的輸入核心電壓電源供電。部分設(shè)備為電路的不同部分提供單獨的電源和接地端子，以隔離不同部分電路之間的開關(guān)噪聲影響。通常不需要在PCB上使用單獨的平面，引腳描述表可提供電路塊與電源引腳對的連接指導(dǎo)。在某些情況下，可使用外部濾波器為敏感電路（如PLL）提供干凈的電源。

九、布局設(shè)計

1. 布局指南

• 印刷電路板布局和堆疊應(yīng)設(shè)計為為設(shè)備提供低噪聲電源。良好的布局實踐應(yīng)將高頻或高電平輸入和輸出分開，以最小化不必要的雜散噪聲拾取、反饋和干擾。
• 使用薄介質(zhì)（2至4密耳）的電源/接地夾層可提高電源系統(tǒng)性能，提供低電感寄生的平面電容，使外部旁路電容的價值和放置不那么關(guān)鍵。
• 外部旁路電容應(yīng)包括RF陶瓷和鉭電解電容，建議使用表面貼裝電容，將較小值的電容靠近引腳放置。在電源入口處建議使用大容量電容，以平滑低頻開關(guān)噪聲。
• 建議使用至少四層板，將LVCMOS信號遠離差分線，以防止LVCMOS線與差分線之間的耦合。推薦使用100 Ω的緊密耦合差分線，以確保耦合噪聲為共模并被接收器抑制，同時減少輻射。
• 遵循S、2S和3S規(guī)則進行間距設(shè)計，減少過孔數(shù)量，使用差分連接器，保持走線平衡，最小化線對內(nèi)的偏斜。

2. 布局示例

文檔中提供了DS90UB913Q-Q1 Serializer和DS90UB914Q-Q1 Deserializer的布局示例，包括模板參數(shù)、焊膏沉積和布線技術(shù)等方面的信息，為工程師的布局設(shè)計提供了參考。

十、設(shè)備和文檔支持

1. 文檔支持

提供了相關(guān)文檔的鏈接，包括絕對最大額定值、PCB和互連設(shè)計指南、評估套件等，方便工程師獲取更多的技術(shù)信息。

2. 相關(guān)鏈接

提供了快速訪問鏈接，包括技術(shù)文檔、支持和社區(qū)資源、工具和軟件等，方便工程師獲取所需的資源。

3. 社區(qū)資源

提供了TI E2E?在線社區(qū)和設(shè)計支持的鏈接，工程師可以在社區(qū)中提問、分享知識、探索想法和解決問題。

4. 靜電放電注意事項

這些設(shè)備的內(nèi)置ESD保護有限，在存儲或處理時，應(yīng)將引腳短路或?qū)⒃O(shè)備放置在導(dǎo)電泡沫中，以防止MOS柵極受到靜電損壞。

十一、總結(jié)

DS90UB91xQ-Q1芯片組以其卓越的性能和豐富的功能，為汽車電子領(lǐng)域的數(shù)據(jù)傳輸提供了可靠的解決方案。電子工程師在設(shè)計過程中，應(yīng)充分了解芯片組的特性和應(yīng)用要求，合理進行布局設(shè)計和電源供應(yīng)，以確保系統(tǒng)的穩(wěn)定性和可靠性。同時，通過利用芯片組的各種功能，如錯誤檢測、雙向控制通道和多設(shè)備尋址等，可以提高系統(tǒng)的性能和靈活性。希望本文對電子工程師在DS90UB91xQ-Q1芯片組的應(yīng)用和設(shè)計方面有所幫助。你在實際應(yīng)用中是否遇到過類似芯片組的問題？或者你對芯片組的哪些功能更感興趣呢？歡迎在評論區(qū)分享你的經(jīng)驗和想法。