ADRF6750：950 MHz - 1575 MHz 集成式正交調(diào)制器的技術(shù)解析

在當(dāng)今的通信領(lǐng)域，對于高性能、集成化的射頻器件需求日益增長。ADRF6750 作為一款高度集成的正交調(diào)制器、頻率合成器和可編程衰減器，在衛(wèi)星、蜂窩和寬帶通信等領(lǐng)域展現(xiàn)出了卓越的性能。本文將深入剖析 ADRF6750 的特性、工作原理、接口及編程模式等方面，為電子工程師們提供全面的技術(shù)參考。

文件下載：ADRF6750.pdf

一、ADRF6750 概述

1.1 主要特性

ADRF6750 具有一系列令人矚目的特性：

• 集成度高：集成了分?jǐn)?shù) N 鎖相環(huán)（PLL）和壓控振蕩器（VCO），實(shí)現(xiàn)了頻率合成和調(diào)制功能的一體化。
• 增益控制范圍廣：增益控制跨度達(dá) 47 dB，以 1 dB 為步進(jìn)，能夠滿足不同應(yīng)用場景下的增益需求。
• 寬輸出頻率范圍：輸出頻率范圍為 950 MHz 至 1575 MHz，可適應(yīng)多種通信頻段。
• 出色的線性度：輸出 1 dB 壓縮點(diǎn)為 8.5 dBm，輸出 IP3 為 23 dBm，保證了信號的高質(zhì)量傳輸。
• 低噪聲性能：噪聲地板低至 -162 dBm/Hz，有效降低了信號干擾。
• 寬基帶調(diào)制帶寬：基帶調(diào)制帶寬達(dá) 250 MHz（1 dB），支持高速數(shù)據(jù)傳輸。
• 高頻率分辨率：輸出頻率分辨率為 1 Hz，能夠?qū)崿F(xiàn)精確的頻率控制。
• 多接口支持：具備 SPI 和 I2C 兼容的串行接口，方便與外部設(shè)備進(jìn)行通信。
• 單電源供電：采用 5 V 電源供電，電流為 310 mA，簡化了電源設(shè)計(jì)。

1.2 應(yīng)用領(lǐng)域

由于其卓越的性能，ADRF6750 廣泛應(yīng)用于衛(wèi)星通信、蜂窩通信和寬帶通信等領(lǐng)域，為這些領(lǐng)域的信號調(diào)制和頻率合成提供了可靠的解決方案。

二、工作原理

2.1 PLL 合成器和 VCO

PLL 合成器采用了 25 位固定模數(shù)的分?jǐn)?shù) N 頻率合成器，頻率分辨率小于 1 Hz。集成的 VCO 基本輸出頻率范圍為 1900 MHz 至 3150 MHz，通過分頻為正交調(diào)制器提供 950 MHz 至 1575 MHz 的本地振蕩器（LO）頻率。

• 參考輸入部分：參考輸入階段通過開關(guān)控制，確保在掉電時(shí) REFIN 引腳無負(fù)載。參考輸入路徑包含參考頻率倍頻器、5 位 R 分頻器和額外的二分頻功能，可通過公式 (f{PFD }=f{REFIN } times[(1+D) /(R times(1+T))]) 計(jì)算 PFD 頻率，其中 (f_{REFIN}) 為參考輸入頻率，D 為倍頻器位，R 為 5 位可編程參考分頻器的編程分頻比，T 為二分頻位。
• RF 分?jǐn)?shù) N 分頻器：允許 PLL 反饋路徑中的分頻比在 23 至 4095 之間變化，通過整數(shù)（INT）和分?jǐn)?shù)（FRAC）值可生成按相位頻率檢測器（PFD）頻率分?jǐn)?shù)間隔的輸出頻率，LO 頻率公式為 (LO=f_{PFD} times(INT+(FRAC / 2^{15})))。
• 相位頻率檢測器（PFD）和電荷泵：PFD 接收 R 分頻器和 N 計(jì)數(shù)器的輸入，輸出與它們之間的相位和頻率差成比例的信號。電荷泵根據(jù) PFD 的輸出提供 ±(I_{CP}) 到外部環(huán)路濾波器，驅(qū)動內(nèi)部 VCO。
• 鎖相檢測（LDET）：LDET 引腳在 PLL 鎖定到誤差頻率小于 100 Hz 時(shí)發(fā)出信號。寫入寄存器 CR0 會啟動新的 PLL 捕獲周期，LDET 信號變低，鎖定后信號恢復(fù)高電平。
• 壓控振蕩器（VCO）：ADRF6750 的 VCO 核心由兩個(gè)獨(dú)立的 VCO 組成，每個(gè) VCO 有 16 個(gè)重疊頻段。通過 VCO 和頻段選擇電路自動選擇正確的 VCO 和頻段，即自動校準(zhǔn)。自動校準(zhǔn)時(shí)間為 50 μs，校準(zhǔn)后正常 PLL 動作恢復(fù)，通常在 170 μs 內(nèi)將頻率誤差控制在 100 Hz 以內(nèi)。對于最大累積步長為 100 kHz 的情況，可通過寄存器 CR24 的第 0 位關(guān)閉自動校準(zhǔn)，提高捕獲時(shí)間。

2.2 正交調(diào)制器

正交調(diào)制器的基本原理是將 VCO 產(chǎn)生的 2× LO 頻率信號分頻得到 LO 頻率信號，再將其分為同相和正交分量驅(qū)動混頻器。I 和 Q 基帶輸入信號通過 V - I 級轉(zhuǎn)換為電流，驅(qū)動兩個(gè)混頻器，混頻器輸出組合后通過輸出巴倫提供單端輸出，最終經(jīng)過衰減器到達(dá)外部 RFOUT 信號引腳。

• 基帶輸入：基帶輸入 QBBP、QBBN、IBBP 和 IBBN 必須由差分源驅(qū)動，標(biāo)稱驅(qū)動電平為 0.9 V p - p 差分（每個(gè)引腳 450 mV p - p），偏置到 500 mV 直流共模電平。輸入阻抗約為 30 kΩ 與 2 pF 電容并聯(lián)，建議在基帶輸入處使用 100 Ω 差分終端，以確保輸入阻抗在基帶帶寬內(nèi)保持平坦。
• 優(yōu)化技術(shù)：通過載波饋通歸零和邊帶抑制歸零技術(shù)可提高 ADRF6750 的載波饋通和邊帶抑制性能。載波饋通歸零通過調(diào)整 I 和 Q 輸入的 P 和 N 輸入之間的直流偏移來實(shí)現(xiàn)；邊帶抑制歸零則需要對 I 通道和 Q 通道的相對增益和相對相位偏移進(jìn)行迭代調(diào)整。

2.3 衰減器

數(shù)字衰減器由六個(gè)衰減塊組成，分別為 1 dB、2 dB、4 dB、8 dB 和兩個(gè) 16 dB 塊，每個(gè)塊可單獨(dú)控制。通過控制場效應(yīng)晶體管（FET）開關(guān)的狀態(tài)，可將每個(gè)衰減塊設(shè)置為導(dǎo)通狀態(tài)（0 dB）或衰減狀態(tài)（n dB），實(shí)現(xiàn) 0 dB 至 47 dB 以 1 dB 為步進(jìn)的衰減狀態(tài)。

2.4 電壓調(diào)節(jié)器

電壓調(diào)節(jié)器由 VCC1 提供 5 V 電源，在引腳 12 產(chǎn)生 3.3 V 標(biāo)稱穩(wěn)壓輸出電壓 REGOUT。REGOUT 應(yīng)通過 10 pF 和 220 μF 電容器的并聯(lián)組合進(jìn)行去耦，每個(gè) VREGx 引腳應(yīng)使用 100 nF 多層陶瓷電容器和 10 pF 并聯(lián)電容器進(jìn)行去耦，推薦使用 X7R 或 X5R 電容器。

2.5 外部 VCO 操作

若用戶希望提高相位噪聲性能或擴(kuò)展頻率范圍，可使用外部 VCO 操作 ADRF6750。具體步驟如下：

• 將電荷泵輸出（引腳 9）連接到環(huán)路濾波器，再連接到外部 VCO 輸入。計(jì)算環(huán)路帶寬和環(huán)路濾波器組件時(shí)需考慮外部 VCO 的 (Kvco)。
• 將外部 VCO 的輸出連接到 TESTLO 和 TESTLO 輸入引腳，可能需要使用低通濾波器對外部 VCO 的輸出進(jìn)行濾波。TESTLO 和 TESTLO 需要進(jìn)行直流偏置，推薦直流偏置為 1.7 V 至 3.3 V。
• 通過設(shè)置寄存器 (CR 27[3]=1) 和 (CR 28[5]=1) 選擇外部 VCO 操作。
• 根據(jù) (Kyco) 的斜率設(shè)置 PFD 的正確極性，默認(rèn)極性為正，可通過寄存器 CR12[3] 訪問該位。

三、接口與編程模式

3.1 I2C 接口

ADRF6750 支持 2 線、I2C 兼容的串行總線，通過串行數(shù)據(jù)（SDA）和串行時(shí)鐘（SCL）輸入在連接到總線的設(shè)備之間傳輸信息。ADRF6750 有兩個(gè)可能的 7 位從地址，用于讀寫操作。主設(shè)備通過建立起始條件啟動數(shù)據(jù)傳輸，從設(shè)備通過拉低數(shù)據(jù)線路進(jìn)行確認(rèn)。數(shù)據(jù)傳輸始終以停止條件結(jié)束，支持自動遞增模式，可方便地讀寫多個(gè)寄存器。

3.2 SPI 接口

ADRF6750 也支持 SPI 協(xié)議。設(shè)備上電時(shí)默認(rèn)處于 I2C 模式，但可通過向 CS 引腳發(fā)送三個(gè)脈沖來選擇并鎖定 SPI 模式。SPI 串行接口由 CS、SDI（SDI/SDA）、CLK（CLK/SCL）和 SDO 引腳組成，設(shè)備工作在從模式，需要外部提供串行時(shí)鐘。寫操作使用 24 位寫命令，讀操作先使用 16 位寫命令選擇寄存器，再使用 16 位讀命令讀取數(shù)據(jù)。

3.3 編程模式

ADRF6750 有 34 個(gè) 8 位寄存器，可通過 SPI 或 I2C 接口進(jìn)行編程。部分設(shè)置采用雙緩沖，需要兩次寫入操作才能使新值生效。例如，更新分?jǐn)?shù)值需要依次寫入寄存器 CR3、CR2、CR1 和 CR0，最后寫入 CR0 啟動新的 PLL 捕獲。其他重要的編程設(shè)置包括 12 位整數(shù)值、25 位分?jǐn)?shù)值、參考輸入路徑、電荷泵電流、發(fā)射禁用控制、電源開關(guān)控制位、鎖相檢測、VCO 自動校準(zhǔn)、衰減器設(shè)置和修訂版本回讀等。

四、評估板

4.1 一般描述

評估板用于評估 ADRF6750 的性能，包含 I/Q 調(diào)制器、SPI 和 I2C 接口連接器、基帶輸入的直流偏置和濾波電路、低通環(huán)路濾波器電路、10 MHz 參考時(shí)鐘、支持 TESTLO 輸入的差分信號電路、監(jiān)測 LOMON 輸出的電路以及用于電源和 RF 輸出的 SMA 連接器。評估板還配備了相關(guān)軟件，方便對 ADRF6750 進(jìn)行編程。

4.2 硬件描述

• 電源：外部 5 V 電源驅(qū)動片上 3.3 V 調(diào)節(jié)器和正交調(diào)制器，調(diào)節(jié)器為芯片的 VREG1 至 VREG6 引腳提供 3.3 V 電源。外部參考時(shí)鐘發(fā)生器可由 3 V 或 5 V 電源驅(qū)動。
• SPI 和 I2C 接口：SPI 接口連接器為 9 路 D 型連接器，可連接到 PC 的打印機(jī)端口；I2C 接口可通過 I2C 插座連接器使用，信號線上需要上拉電阻。CS 引腳可設(shè)置 ADRF6750 的從地址。
• 基帶輸入：I 和 Q 基帶輸入通過 SMA 輸入，可直接由外部發(fā)生器驅(qū)動，也可通過連接器 J1 提供直流偏置。還可選擇對基帶輸入進(jìn)行濾波。
• 環(huán)路濾波器：電荷泵輸出處提供四階環(huán)路濾波器，用于過濾 N 分頻器中 Σ - Δ 調(diào)制器產(chǎn)生的噪聲。推薦使用 C0G 電容器，以確保快速準(zhǔn)確的穩(wěn)定時(shí)間。
• 參考輸入：參考輸入可由 10 MHz Taitien 時(shí)鐘發(fā)生器或外部時(shí)鐘通過連接器 J7 提供。若使用較低頻率時(shí)鐘，可使用片上參考頻率倍頻器將 PFD 頻率設(shè)置為 20 MHz，以優(yōu)化相位噪聲性能。
• TESTLO 輸入：這些引腳為差分測試輸入，可使用外部 2× LO 信號驅(qū)動，需要進(jìn)行直流偏置。若不使用，可通過插入 0 Ω 電阻將其接地。
• LOMON 輸出：這些引腳為差分 LO 監(jiān)測輸出，可將內(nèi)部 LO 頻率的副本以 -24 dBm、-18 dBm、-12 dBm 或 -6 dBm 的功率輸出。輸出為開集電極，必須終止到 3.3 V。
• CCOMPx 引腳：內(nèi)部補(bǔ)償節(jié)點(diǎn)，必須使用 100 nF 電容器接地去耦。
• MUXOUT：測試輸出，可監(jiān)測不同的內(nèi)部節(jié)點(diǎn)，為 CMOS 輸出級，無需終端。
• 鎖相檢測（LDET）：CMOS 輸出，高電平表示 PLL 鎖定，低電平表示失鎖。
• TXDIS：輸入用于禁用 RF 輸出，可由外部刺激驅(qū)動或通過跳線 J18 連接高或低電平。
• RF 輸出（RFOUT）：ADRF6750 的 RF 輸出，RFOUT MOD 在用戶應(yīng)用中應(yīng)接地。

五、總結(jié)

ADRF6750 作為一款高度集成的正交調(diào)制器，憑借其出色的性能、豐富的功能和靈活的接口，為衛(wèi)星、蜂窩和寬帶通信等領(lǐng)域提供了可靠的解決方案。電子工程師在設(shè)計(jì)相關(guān)系統(tǒng)時(shí)，可根據(jù)具體需求合理利用 ADRF6750 的特性，通過優(yōu)化編程和硬件設(shè)計(jì)，實(shí)現(xiàn)高性能的信號調(diào)制和頻率合成。同時(shí)，評估板的提供也為工程師們快速驗(yàn)證和開發(fā)提供了便利。大家在實(shí)際應(yīng)用中是否遇到過類似器件的使用難題呢？歡迎在評論區(qū)分享交流。