CDB5340評(píng)估板:助力CS5340快速評(píng)估
在電子設(shè)計(jì)領(lǐng)域,一款優(yōu)秀的評(píng)估板對(duì)于快速評(píng)估芯片性能至關(guān)重要。今天,我們就來(lái)深入了解一下CDB5340評(píng)估板,它是評(píng)估CS5340 24位立體聲A/D轉(zhuǎn)換器的得力工具。
文件下載:CDB5340.pdf
評(píng)估板概述
CDB5340評(píng)估板為快速評(píng)估CS5340提供了絕佳途徑。其配套的CS8406數(shù)字音頻接口發(fā)射器,能與包括大多數(shù)數(shù)字音頻測(cè)試設(shè)備在內(nèi)的數(shù)字音頻信號(hào)分析儀輕松對(duì)接。該評(píng)估板的原理圖被劃分為5個(gè)部分,分別展示在圖2至圖6中,而這些分區(qū)原理圖的相互連接關(guān)系則呈現(xiàn)在系統(tǒng)圖(圖1)中。
關(guān)鍵組件與特性
CS8406數(shù)字音頻發(fā)射器
系統(tǒng)借助CS8406數(shù)字音頻發(fā)射器生成并編碼標(biāo)準(zhǔn)S/PDIF數(shù)據(jù)(如圖5所示)。CS8406的輸出為RS422兼容的差分線路驅(qū)動(dòng)器,它支持左對(duì)齊和 (I^{2} ~S) 兩種數(shù)據(jù)格式,具體格式可通過(guò)DIP開關(guān)S2進(jìn)行選擇。關(guān)于CS8406的詳細(xì)信息,可參考其數(shù)據(jù)手冊(cè)。大家在實(shí)際使用時(shí),是否也曾根據(jù)不同需求靈活選擇數(shù)據(jù)格式呢?
時(shí)鐘與數(shù)據(jù)的輸入/輸出
評(píng)估板通過(guò)10針接頭J11實(shí)現(xiàn)與外部系統(tǒng)的接口連接,時(shí)鐘/數(shù)據(jù)輸入/輸出的原理圖如圖4所示。在時(shí)鐘生成方面,CDB5340具有一定的靈活性。當(dāng)CS5340和CS8406處于從模式時(shí),SCLK和LRCK必須通過(guò)接頭J11提供,而MCLK既可以由板載振蕩器Y1生成,也可以通過(guò)接頭J11提供,具體由DIP開關(guān)S2決定。板載振蕩器采用插座式設(shè)計(jì),方便更換不同頻率的振蕩器。不過(guò)要注意,如果通過(guò)接頭J11提供外部MCLK,則需移除板載振蕩器。這里大家是否思考過(guò)不同時(shí)鐘源對(duì)系統(tǒng)性能的影響呢?
電源供應(yīng)電路
評(píng)估板通過(guò)四個(gè)接線柱(VA/VD、VL、GND、+5V)供電,如圖6所示。VA/VD輸入為CS5340的VA和VD引腳供電,VL為CS5340的VL引腳以及電平轉(zhuǎn)換電路供電,+5V輸入則為數(shù)字電路和輸入放大器供電。合理的電源分配對(duì)于系統(tǒng)的穩(wěn)定運(yùn)行至關(guān)重要,大家在設(shè)計(jì)電源電路時(shí)有沒(méi)有什么獨(dú)特的經(jīng)驗(yàn)?zāi)兀?/p>
接地與電源去耦
CS5340對(duì)電源供應(yīng)和接地安排有嚴(yán)格要求,以實(shí)現(xiàn)性能優(yōu)化。圖3詳細(xì)展示了該板的電源分配情況,去耦電容盡可能靠近CS5340放置。評(píng)估板大量使用接地平面填充,能顯著降低輻射噪聲。在實(shí)際設(shè)計(jì)中,大家是如何處理接地和去耦問(wèn)題的呢?
模擬輸入濾波器
CDB5340采用單端模擬輸入緩沖器,如圖2所示。需要注意的是,輸入緩沖器不具備衰減或增益功能。這在某些對(duì)信號(hào)處理有特殊要求的應(yīng)用中,可能需要額外的設(shè)計(jì)來(lái)滿足需求,大家有沒(méi)有遇到過(guò)類似的情況呢?
系統(tǒng)連接與跳線開關(guān)設(shè)置
系統(tǒng)連接
| 評(píng)估板的各個(gè)連接器具有明確的輸入/輸出功能,具體如下表所示: | CONNECTOR | INPUT/OUTPUT | SIGNAL PRESENT |
|---|---|---|---|
| VA/VD | Input | +3.3V to +5V power for the CS5340 | |
| VL | Input | +2.5V to +5V power for the CS5340 | |
| GND | Input | Ground connection from power supply | |
| +5V | Input | + 5 Volt power | |
| AINL | Input | Analog input left channel | |
| AINR | Input | Analog input right channel | |
| Optical Output | Output | Digital audio output | |
| Coax Output | Output | Digital audio output |
跳線開關(guān)設(shè)置
| CDB5340的跳線和開關(guān)設(shè)置如下表所示,通過(guò)合理設(shè)置這些跳線和開關(guān),可以滿足不同的應(yīng)用需求: | JUMPER/SWITCH | PURPOSE | POSITION | FUNCTION SELECTED | |
|---|---|---|---|---|---|
| J5 | VA/VD Power Source | ADJ *+3.3V +5V | Power from the Binding Post (J1) Power from the +3.3V Regulator Power from the +5V Supply | ||
| J6 | VL Power Source | ADJ *+3.3V +5V | Power from the Binding Post (J2) Power from the +3.3V Regulator Power from the +5V Supply | ||
| J11 | Input/Output for clocks/data | - | - | ||
| S1 | Reset for the CDB5340 | - | - | ||
| S2 | CDB5340 Configuration | M1/M0 | Open *Closed | Hi Low | |
| SCLK/LRCK | Open *Closed | Header J11 is an input for clocks. Header J11 is an output for clocks. | |||
| MCLK | Open *Closed | Header J11 is an input for MCLK. Header J11 is an output for MCLK. | |||
| 8406 | Open *Closed | CS8406 in Master mode CS8406 in Slave mode | |||
| DIF | Open *Closed | Digital interface format set to I 2 S Digital interface format set to Left Justified |
其中,* 表示默認(rèn)出廠設(shè)置。在實(shí)際操作中,大家是否會(huì)根據(jù)具體需求仔細(xì)調(diào)整這些設(shè)置呢?
總之,CDB5340評(píng)估板為工程師們提供了一個(gè)全面且靈活的平臺(tái),能夠幫助我們快速、準(zhǔn)確地評(píng)估CS5340的性能。通過(guò)合理利用其各項(xiàng)特性和設(shè)置,我們可以更好地滿足不同的設(shè)計(jì)需求。希望大家在使用過(guò)程中能不斷探索,發(fā)現(xiàn)更多的應(yīng)用可能。你在使用類似評(píng)估板時(shí),有沒(méi)有遇到過(guò)什么有趣的問(wèn)題或解決方案呢?歡迎在評(píng)論區(qū)分享。
-
評(píng)估
+關(guān)注
關(guān)注
0文章
37瀏覽量
12973
發(fā)布評(píng)論請(qǐng)先 登錄
CDB5340評(píng)估板:助力CS5340快速評(píng)估
評(píng)論