2026年5月13日，中國芯片設(shè)計(jì)驗(yàn)證領(lǐng)域的年度盛會 DVCon China 將在上海淳大萬麗酒店盛大啟幕。

中國芯片產(chǎn)業(yè)在CPU、GPU、AI、汽車電子等關(guān)鍵領(lǐng)域的快速發(fā)展，推動著設(shè)計(jì)驗(yàn)證工程師群體的持續(xù)壯大。在追求速度與效率的同時(shí)強(qiáng)調(diào)創(chuàng)意與創(chuàng)新，已成為行業(yè)共識。當(dāng)前，AI技術(shù)正在為驗(yàn)證生產(chǎn)力的提升開辟新路徑——從硬件輔助驗(yàn)證中的智能優(yōu)化，到基于Agentic AI的自主驗(yàn)證編排，技術(shù)創(chuàng)新正在重塑驗(yàn)證方法學(xué)，幫助工程師在快節(jié)奏的市場競爭中保持領(lǐng)先。

如往年一樣，西門子EDA將重磅亮相會議現(xiàn)場，通過三場技術(shù)演講，系統(tǒng)展示我們在驗(yàn)證生產(chǎn)力提升方面的新一代實(shí)踐，與行業(yè)專家共同探討行業(yè)未來。

01AI賦能硬件輔助驗(yàn)證：

提升功耗與DFT驗(yàn)證生產(chǎn)力

演講時(shí)間：

13:30

演講地點(diǎn)：

Ballroom 2

演講嘉賓：

李晨光 西門子EDA 產(chǎn)品經(jīng)理

陳哲飛 西門子EDA 應(yīng)用工程師經(jīng)理

演講介紹：

本場Workshop將介紹硬件輔助驗(yàn)證如何提升SoC及多芯片系統(tǒng)驗(yàn)證的整體效率，重點(diǎn)聚焦DFT、功耗以及AI在提升驗(yàn)證生產(chǎn)力方面的作用。內(nèi)容將涵蓋西門子EDA 的 Veloce CS 平臺，并展示其在pre-silicon DFT驗(yàn)證、真實(shí)工作負(fù)載下的功耗驗(yàn)證，早期功耗分析以及通過AI技術(shù)優(yōu)化使用流程、提升用戶效率方面的能力。同時(shí)說明這些技術(shù)如何減少驗(yàn)證瓶頸、提升驗(yàn)證完備性，并在統(tǒng)一的硬件輔助驗(yàn)證方法論下，加速芯片與軟件的整體就緒進(jìn)程。

02從應(yīng)用到編排：基于Agentic AI的Questa One自主RTL簽核工具包

演講時(shí)間：

13:30

演講地點(diǎn)：

Ballroom 1

演講嘉賓：

Yu Dan 西門子EDA 資深A(yù)I創(chuàng)新經(jīng)理

演講介紹：

本場Workshop將展示于2026年2月發(fā)布的Questa One智能體工具包——構(gòu)建于業(yè)界領(lǐng)先的Questa One驗(yàn)證解決方案之上——如何通過專用智能體AI將驗(yàn)證從孤立應(yīng)用轉(zhuǎn)變?yōu)橹悄芫幣殴ぷ髁?。該Agentic AI能夠自主推理、規(guī)劃和執(zhí)行策略，同時(shí)在關(guān)鍵決策點(diǎn)讓工程師進(jìn)行審批控制。深入了解這一基于MCP的開放架構(gòu)如何無縫集成GitHub Copilot、Claude Code、Cursor、Cline或Siemens Fuse，支持供應(yīng)商中立的AI模型(OpenAI、Anthropic、NVIDIA Nemotron)，提供自主RTL簽核能力，將工程師從重復(fù)性工作中解放的同時(shí)保留人工監(jiān)督，實(shí)現(xiàn)可信設(shè)計(jì)收斂——現(xiàn)已可部署應(yīng)用。

03Questa One：面向Tessent生態(tài)的DFT驗(yàn)證收斂加速方案

演講時(shí)間：

15:25

演講地點(diǎn)：

Ballroom 2

演講嘉賓：

劉可 西門子EDA 應(yīng)用工程師

演講介紹：

為應(yīng)對流片前的門級仿真推進(jìn)緩慢、缺陷覆蓋收斂壓力大等挑戰(zhàn)，西門子EDA Questa One平臺提供與Tessent流程無縫集成的DFT驗(yàn)證方案：通過面向DFT場景的專用仿真加速能力進(jìn)一步提升多場景ATPG仿真效率，降低后期成為瓶頸的風(fēng)險(xiǎn)；同時(shí)基于注錯(cuò)仿真實(shí)現(xiàn)故障評級，協(xié)助用戶利用功能pattern補(bǔ)足缺陷覆蓋率并得到量化的結(jié)果，以支撐更高的質(zhì)量與可靠性目標(biāo)；對于MBIST此類復(fù)雜DFT結(jié)構(gòu)的應(yīng)用場景，用戶也能引入Questa CDC/RDC驗(yàn)證流程以系統(tǒng)地識別MBIST插入后潛在的亞穩(wěn)態(tài)風(fēng)險(xiǎn)，從而幫助Tessent用戶縮短DFT驗(yàn)證周期、降低簽核風(fēng)險(xiǎn)。

5月13日，西門子EDA與您相約 DVCon China 2026，分享前沿技術(shù)突破與實(shí)際應(yīng)用案例。敬請關(guān)注西門子EDA的展位與精彩演講，本次展會展位：102號，誠邀蒞臨交流，共探芯片設(shè)計(jì)驗(yàn)證領(lǐng)域新未來！