最近光模塊很火，中際旭創(chuàng)、新易盛動不動就是翻倍增長。

但我注意到一個細節(jié)變化：英偉達在下一代數(shù)據(jù)中心架構(gòu)里，開始頻繁提CPO這個詞。

CPO是光電共封裝，簡單說就是把光器件直接貼到交換芯片上，減少中間那堆走線和連接器。

這事兒大家都在討論它對光模塊廠商有什么沖擊。

但我更想聊的是另一一個變化——為什么 CPO 反而讓 156.25MHz 差分晶振變得更關(guān)鍵？

光模塊拼的是什么

很多人以為光模塊賽道比的是帶寬，800G、1.6T、數(shù)字標(biāo)得越大越好。

但真正做過高速系統(tǒng)的工程師知道，光模塊比拼是穩(wěn)定性。

尤其當(dāng)一個AI集群有上萬張GPU的時候，某條鏈路偶爾抖動一下，可能影響的是一組訓(xùn)練任務(wù)的進度。

現(xiàn)在光模塊速率越高，這個問題越難解決。

因為PAM4調(diào)制下，眼圖裕量本來就小。鏈路留給時鐘的容錯空間，幾乎是在被一點點壓縮的。

156.25MHz 是什么角色

高速光模塊，156.25MHz 一個很特殊的頻點。

400G/800G光模塊、交換機、AI服務(wù)器內(nèi)部的SerDes，幾乎清一色用它作為參考時鐘源。

這不是偶然，156.25MHz 容易和高速鏈路做整數(shù)倍頻，而且差分輸出阻抗好匹配。

所以它不是某個廠商的特殊選擇，而是整個高速互連體系里形成的事實標(biāo)準(zhǔn)。

這帶來的結(jié)果是：一旦這個時鐘底噪偏高，SerDes的誤碼率會直接惡化。丟包、鏈路重訓(xùn)練這些問題，會從底層一路往上冒。

CPO 為什么讓問題更復(fù)雜

CPO 是把光模塊做到離交換芯片更近，好處是功耗低、路徑短。代價是整個系統(tǒng)的電磁環(huán)境變得非常復(fù)雜。

功耗密度更高，熱量更集中，高速SerDes密密麻麻擠在一起。這種環(huán)境下，電源紋波、相位噪聲、EMI串?dāng)_，每一項都比傳統(tǒng)架構(gòu)更難控制。時鐘作為整個系統(tǒng)的基準(zhǔn)源，這時候反而承受更大的壓力。

隨著800G和CPO開始進入高速互連主流方案，系統(tǒng)留給參考時鐘的容錯空間已經(jīng)越來越小。

以前選晶振，很多項目更關(guān)注：頻率對不對，能不能正常起振。

現(xiàn)在高速系統(tǒng)更關(guān)注的是：

近端相位噪聲

RMS Jitter

溫漂表現(xiàn)

長期老化

高低溫一致性

因為這些指標(biāo)，會直接影響SerDes鏈路穩(wěn)定性。

過去，這類要求更多出現(xiàn)在通信基站、航空航天等高可靠場景。

但現(xiàn)在，AI數(shù)據(jù)中心和800G光模塊，也開始逐漸往這個方向靠。

至少在短期內(nèi)，CPO還很難完全替代可插拔光模塊。

成本、良率、散熱、維護性，行業(yè)還需要繼續(xù)磨合。

但有一點已經(jīng)越來越明顯：隨著鏈路速率越來越高，系統(tǒng)對參考時鐘的抖動和相位噪聲，也開始變得更敏感。

很多人會把156.25MHz差分晶振當(dāng)成普通時鐘器件。但到了400G/800G系統(tǒng)里，它已經(jīng)會直接影響鏈路同步、誤碼率，以及長時間運行后的穩(wěn)定性。

很多高速系統(tǒng)的問題，最后查到根源，往往都繞不開時鐘。

所以相比后期排障，前期選型時多看幾眼Phase Noise和Jitter曲線，通常會省掉很多麻煩。

Q&A常見問題

Q：156.25MHz 差分晶振和普通晶振有什么區(qū)別？

A：輸出方式不同。差分晶振輸出兩路互補的信號（LVPECL/LVDS/CML），抗共模干擾能力更強，適合高速鏈路做時鐘分配。

Q：現(xiàn)在的AI服務(wù)器光模塊，用的是哪種差分晶振？

A：3225封裝 LVPECL 輸出比較多。156.25MHz，-40°C~+85°C 或 +105°C 都有，根據(jù)散熱方案來選。

Q：為什么 CPO 方案在意時鐘底噪？

A：CPO 把光引擎和交換芯片靠得很近，高頻噪聲環(huán)境更惡劣。參考時鐘底噪高的話，噪聲會耦合到 SerDes 端，導(dǎo)致鏈路BER惡化。