HMC987LP5E低噪聲1:9扇出緩沖器：高性能時鐘分配解決方案

在電子設計領域，時鐘分配是一個關鍵環(huán)節(jié)，它直接影響著系統(tǒng)的性能和穩(wěn)定性。HMC987LP5E作為一款低噪聲1:9扇出緩沖器，為工程師們提供了出色的時鐘分配解決方案。今天，我們就來詳細探討一下這款產品的特點、性能以及應用場景。

文件下載：EKIT01-HMC987LP5E.pdf

一、典型應用場景

HMC987LP5E具有廣泛的適用性，適用于多個領域的時鐘分配需求：

• 通信領域：SONET、光纖通道、千兆以太網等通信系統(tǒng)的時鐘分配。
• 數據轉換：ADC/DAC的時鐘分配，確保數據轉換的準確性和穩(wěn)定性。
• 高速信號處理：低偏斜和低抖動的時鐘或數據扇出，滿足高速信號處理的要求。
• 無線與有線通信：為無線和有線通信設備提供穩(wěn)定的時鐘信號。
• 電平轉換：實現(xiàn)不同電平之間的轉換，增強系統(tǒng)的兼容性。
• 高性能儀器：為高性能儀器提供精確的時鐘信號，確保測量的準確性。
• 醫(yī)療成像：在醫(yī)療成像設備中，提供穩(wěn)定的時鐘信號，保證圖像質量。
• 單端到差分轉換：實現(xiàn)單端信號到差分信號的轉換，提高信號的抗干擾能力。

二、產品特性

（一）超低噪聲

HMC987LP5E具有超低的噪聲底，在2 GHz時噪聲底為 -166 dBc/Hz，對應8 GHz帶寬內的抖動密度為0.6 asec/rtHz，或50 fs。這種超低噪聲特性使得它在對噪聲敏感的應用中表現(xiàn)出色，能夠有效減少時鐘信號的干擾，提高系統(tǒng)的性能。

（二）寬帶工作頻率

該緩沖器的工作頻率范圍為DC - 8 GHz，具有較寬的帶寬，能夠滿足不同頻率的時鐘信號分配需求。無論是低頻還是高頻信號，都能穩(wěn)定地進行扇出。

（三）靈活的輸入接口

輸入接口支持LVPECL、LVDS、CML、CMOS等多種信號格式，并且可以選擇AC或DC耦合方式。同時，輸入阻抗可通過寄存器進行選擇，有50 Ω或150 Ω單端（100 Ω或300 Ω差分）可選，為工程師提供了極大的靈活性。

（四）多輸出驅動

具備多達8個差分或16個單端LVPECL輸出，以及一個可調功率的CML/RF輸出。LVPECL輸出在50 Ω負載下可提供800 mVpp的信號幅度，CML/RF輸出的功率范圍為 -9 到 3 dBm單端，能夠滿足不同負載和功率的需求。

（五）控制方式靈活

支持串行或并行控制，以及硬件芯片使能功能。通過SPI接口可以對輸入偏置網絡、輸出功率控制和LVPECL輸出進行靈活配置。此外，還具有電源關斷功能，關斷電流小于1 μA，有助于降低系統(tǒng)功耗。

（六）小型封裝

采用32引腳5x5 mm SMT封裝，尺寸僅為25 mm2，節(jié)省了電路板空間，適合在小型化設備中使用。

三、電氣規(guī)格

（一）直流輸入特性

• 電源電壓：VDD范圍為3.0 - 3.6 V，典型值為3.3 V。
• 輸入共模電壓：范圍為1.35 - (VDD - 0.2) V。
• 輸入擺幅：單端輸入擺幅為0.2 - 2 Vpp。
• 輸入電容：典型值為0.5 pF。
• 輸入阻抗：單端可選50 Ω或150 Ω，差分可選100 Ω或300 Ω。
• 輸入偏置電流：典型值為165 μA。

（二）LVPECL直流輸出特性

• 輸出高電平：范圍為(VDD - 1.2) - (VDD - 0.8) V。
• 輸出共模電壓：范圍為(VDD - 1.7) - (VDD - 1.3) V。
• 輸出低電平：范圍為(VDD - 2.1) - (VDD - 1.7) V。
• 單端輸出電壓：典型值為800 mVpp。

（三）交流性能

• 輸入/輸出頻率：范圍為DC - 8000 MHz。
• 3 dB帶寬：典型值為4000 MHz。
• 輸出上升/下降時間：20% - 80%典型值為65 ps。
• 典型通道偏斜：所有LVPECL輸出相對于通道1的偏斜范圍為0 - 3.1 ps。
• 小信號增益S21：在1000 MHz時為26 dB，在4000 MHz時為15 dB。
• 輸入P1dB：在1000 MHz時為 -20 dBm，在4000 MHz時為 -10 dBm。
• 飽和功率：在1000 MHz時為2.5 dBm，在4000 MHz時為 -0.5 dBm。

（四）其他特性

• 諧波：Fo為2 dBm，2Fo為 -25 dBc，3Fo為 -8 dBc，4Fo為 -28 dBc，5Fo為 -12 dBc。
• 單邊帶相位噪聲：在不同載波頻率下，相位噪聲表現(xiàn)良好，如在622.08 MHz、1750 MHz和4000 MHz載波頻率下，單邊帶相位噪聲均為 -147 dBc/Hz。
• 抖動密度：不同載波頻率下的抖動密度不同，如在622.08 MHz時為1.8 asec/√Hz，在1750 MHz時為0.7 asec/√Hz，在4000 MHz時為0.5 asec/√Hz。
• 集成RMS抖動：在不同頻率范圍內，抖動值也有所不同，如在622.08 MHz載波頻率下，100 Hz - 100 MHz范圍內為17 fs rms。
• 輸出回波損耗：在500 MHz - 4 GHz范圍內，輸出回波損耗范圍為 -16 - -8 dB。
• 隔離度：芯片禁用時，輸入到輸出的隔離度為47 dB；不同頻率下的隔離度也有所不同，如700 MHz時為60 dB，4000 MHz時為50 dB。
• RF輸出緩沖器：3 dB帶寬為5000 MHz，最大輸出功率在2 GHz時為3 - 3.2 dBm，功率控制范圍為 -9 - 3 dBm，相對于LVPECL輸出的延遲為 -140 ps。
• 電源抑制：FM/相位推動為0.8 ps/V，AM抑制為7 dB。
• 電流消耗：芯片禁用時為1 μA，不同數量輸出時的電流消耗不同，如1個輸出時為60 mA，8個輸出時為180 mA，8個輸出加RF緩沖器時為198 - 234 mA。

四、工作原理

（一）并行端口控制

HMC987LP5E的各種輸出可以通過并行引腳控制或SPI進行啟用或禁用。在并行模式下（PMODE - SEL = 1），SPI輸入引腳（SCLK、SKI、SEN）被重新解釋為3位控制總線，根據不同的組合來啟用LVPECL驅動器。例如，“000”啟用OUT2，“001”啟用OUT2 + OUT7等。在SPI控制下（PMODE - SEL = 0），可以通過Reg02h中的各個緩沖器使能位來更靈活地啟用或禁用任意組合的緩沖器。

（二）輸入級

輸入級具有靈活性，可以單端或差分驅動，支持LVPECL、LVDS或CML信號。如果單端驅動，未驅動的輸入應使用大的交流耦合電容接地。輸入阻抗可通過Reg03h[3]選擇，有50 Ω或150 Ω單端（100 Ω或300 Ω差分）可選。內部可以通過編程Reg03[1]=1生成2.0 V的直流偏置電平，也可以外部提供或通過內部的LVPECL終端網絡生成。

（三）芯片使能

HMC987LP5E具有芯片使能功能（CEN），可以通過硬件引腳（引腳31）或SPI命令（Reg01）來關閉或激活LVPECL和RF輸出。當CEN為邏輯0時，芯片進入掉電模式，但仍可以寫入SPI命令，當CEN為邏輯1時，這些命令將被識別。默認模式下，Reg 01h[0]設置為1，啟用輸出；當Reg01[0]=0時，輸出被禁用。

（四）LVPECL輸出級

LVPECL輸出驅動器在100 Ω差分負載下可產生高達1.6 Vppd的擺幅。LVPECL驅動器通過片外電阻進行終端，為發(fā)射極跟隨器輸出級提供直流電流。輸出級有一個開關，當不使用時可以將輸出驅動器與負載斷開，開關串聯(lián)電阻在驅動50 Ω傳輸線時可以顯著改善輸出匹配。未使用的LVPECL輸出可以懸空、終端或接地。

（五）RF輸出級

RF輸出緩沖器是一個50 Ω阻抗（單端）的CML輸出級，功率可調。在并行模式下（PMODE_SEL引腳 = 1），處于最大增益（+3 dBm單端），而在SPI控制下，增益可以以約3 dB的步長降低至 -9 dBm單端。

（六）串行端口接口（SPI）控制

HMC987LP5E可以通過SPI或并行端口控制。SPI控制提供了更多的靈活性，外部引腳PMODE - SEL = 1配置為并行端口操作，PMODE - SEL = 0啟用SPI控制。SPI控制可用于重新配置輸入偏置網絡、調整RF/CML緩沖器的輸出功率以及單獨啟用任意LVPECL輸出。

（七）SPI讀寫操作

• 寫操作：主機在SCLK的前9個下降沿將9位數據（d8:d0）放置在SDI上，從機在SCLK的前9個上升沿將數據移入。然后主機在接下來的4個下降沿放置4位寄存器地址（r3:r0），從機在相應的上升沿移入。接著主機在接下來的3個下降沿放置3位芯片地址（a2:a0），從機在相應的上升沿移入。最后主機在SCLK的第16個上升沿后斷言SEN，從機在SEN的上升沿注冊SDI數據。
• 讀操作：為確保正確的讀操作，建議在串行數據輸出線上連接一個下拉電阻（~1 - 2 kΩ）到地。如果要從特定地址讀取數據，需要在第一個SPI周期將所需地址寫入Reg00h，然后在第二個SPI周期從SDO獲取所需數據。

五、封裝與評估

（一）封裝信息

HMC987LP5E采用32引腳5x5 mm SMT封裝，封裝體材料為低應力注塑塑料，鉛和接地焊盤材料為銅合金，鉛和接地焊盤鍍層為100%啞光錫。該封裝具有MSL1評級，最大峰值回流溫度為260°C。

（二）評估PCB

應用中使用的電路板應采用RF電路設計技術，信號線阻抗應為50 Ω，封裝的接地引腳和暴露焊盤應直接連接到接地平面。評估電路板可向Hittite公司索取，同時還提供評估套件，包含評估PCB、USB接口板、6’ USB A公頭到USB B母頭電纜和CD ROM（包含用戶手冊、評估PCB原理圖、評估軟件等）。

六、總結

HMC987LP5E低噪聲1:9扇出緩沖器憑借其超低噪聲、寬帶工作頻率、靈活的輸入輸出接口和控制方式等特點，為電子工程師在時鐘分配領域提供了一個高性能的解決方案。無論是在通信、數據轉換還是其他對時鐘信號要求較高的應用中，都能發(fā)揮出色的性能。希望通過本文的介紹，能讓大家對HMC987LP5E有更深入的了解，在實際設計中更好地應用這款產品。

你在使用HMC987LP5E或其他類似產品時，遇到過哪些挑戰(zhàn)？又是如何解決的呢？歡迎在評論區(qū)分享你的經驗和見解。