臺(tái)積電不僅在晶圓代工技術(shù)持續(xù)領(lǐng)先，并將搭配最先進(jìn)封裝技術(shù)，全力拉開(kāi)與三星電子(Samsung Electronics)、英特爾(Intel)差距，臺(tái)積電日前揭露第四代CoWoS(Chip on Wafer on Substrate)封裝預(yù)計(jì)2019年量產(chǎn)，封裝業(yè)者透露，因應(yīng)人工智能(AI)時(shí)代高效運(yùn)算(HPC)芯片需求，臺(tái)積電第五代CoWoS封裝技術(shù)2020年將問(wèn)世。

封裝業(yè)者指出，臺(tái)積電CoWoS封裝技術(shù)主要鎖定核心等級(jí)的HPC芯片，并已提供全球GPU、FPGA芯片、國(guó)內(nèi)IC設(shè)計(jì)龍頭、甚至系統(tǒng)廠從晶圓制造綁定先進(jìn)封裝的服務(wù)，加上SoIC封裝技術(shù)齊備，最遲2年內(nèi)量產(chǎn)，臺(tái)積電先進(jìn)封裝技術(shù)WLSI(Wafer-Level-System-Integration)平臺(tái)陣容更加堅(jiān)強(qiáng)。

全球芯片大廠紛看好AI時(shí)代對(duì)于算力的需求，在摩爾定律放緩的態(tài)勢(shì)下，晶圓級(jí)先進(jìn)封裝重要性日增，臺(tái)積電第四代CoWoS能夠提供現(xiàn)行約26mmx32mm倍縮光罩(約830~850平方厘米)的2倍尺寸，來(lái)到約1,700平方厘米。

臺(tái)積電預(yù)計(jì)2020年推出第五代CoWoS封裝，倍縮光罩尺寸更來(lái)到現(xiàn)行的3倍，約2,500平方厘米，可乘載更多不同的Chip、更大的Die Size、更多的接腳數(shù)，讓芯片功能更多元化、提升算力。

臺(tái)積電的主要目標(biāo)，并非要與專業(yè)委外封測(cè)代工廠(OSAT)競(jìng)爭(zhēng)，而是要拉開(kāi)與三星、英特爾等競(jìng)爭(zhēng)者的技術(shù)差距。封測(cè)業(yè)者表示，臺(tái)積電早已訂立旗下先進(jìn)封裝技術(shù)WLSI平臺(tái)，并提出在晶圓級(jí)封裝技術(shù)中，相較InFO、CoWoS更為前段的SoIC、3D Wafer-on-Wafer(WoW)堆疊封裝。

業(yè)者透露，臺(tái)積電1~2年內(nèi)搭配SoIC封裝的產(chǎn)品就會(huì)商品化，傳出國(guó)內(nèi)IC設(shè)計(jì)業(yè)者可望成為WoW封裝首波客戶，盡管臺(tái)積電不對(duì)相關(guān)產(chǎn)品或特定客戶進(jìn)行評(píng)論，然臺(tái)積電內(nèi)部已經(jīng)把SoIC正式列入WLSI平臺(tái)，足見(jiàn)其商品化速度飛快。

臺(tái)積電WLSI平臺(tái)包括既有的CoWoS封裝、InFO封裝，以及針對(duì)PM-IC等較低端芯片的扇入型晶圓級(jí)封裝(Fan-In WLP)，其中，CoWoS協(xié)助臺(tái)積電拿下芯片大廠NVIDIA、超微(AMD)、Google、XilinX、海思等高端HPC芯片訂單。

至于InFO主要應(yīng)用于移動(dòng)設(shè)備應(yīng)用處理器（AP），鞏固蘋(píng)果(Apple)iPhone AP晶圓代工訂單，隨著InFO陸續(xù)推出衍生型版本，預(yù)計(jì)將持續(xù)切入網(wǎng)通相關(guān)領(lǐng)域，以及即將來(lái)到的5G時(shí)代通訊芯片。

隨著半導(dǎo)體先進(jìn)工藝推進(jìn)，臺(tái)積電5納米、甚至3納米的藍(lán)圖已大致確立，但摩爾定律勢(shì)必會(huì)面臨工藝微縮的物理極限，面對(duì)AI時(shí)代對(duì)于芯片算力的要求越來(lái)越高，加上集成存儲(chǔ)器的異質(zhì)集成趨勢(shì)，先進(jìn)封裝的重要性大增，未來(lái)臺(tái)積電將拓展更多先進(jìn)封裝產(chǎn)能，以因應(yīng)客戶需求。