如何使用Xilinx AXI進(jìn)行驗(yàn)證和調(diào)試
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
視頻
+關(guān)注
關(guān)注
6文章
2014瀏覽量
75195 -
賽靈思
+關(guān)注
關(guān)注
33文章
1798瀏覽量
133677 -
調(diào)試
+關(guān)注
關(guān)注
7文章
653瀏覽量
35914
發(fā)布評論請先 登錄
相關(guān)推薦
熱點(diǎn)推薦
RDMA設(shè)計(jì)36：驗(yàn)證環(huán)境設(shè)計(jì)
相關(guān)接口，通過與參考模型的結(jié)果進(jìn)行對比，從而在仿真環(huán)境中驗(yàn)證 DUT 的功能是否符合設(shè)計(jì)要求。驗(yàn)證平臺包含 AXI4 Complexes、AXIS Complexes、
發(fā)表于 02-04 15:22
RDMA設(shè)計(jì)35：基于 SV 的驗(yàn)證平臺
，而只對其接口（AXI-Stream 及 Config）進(jìn)行仿真驗(yàn)證，將在一定程度上減小驗(yàn)證平臺的復(fù)雜度和搭建的難度。基于 SV 的驗(yàn)證平臺
發(fā)表于 02-01 13:14
利用開源uart2axi4實(shí)現(xiàn)串口訪問axi總線
，可以實(shí)現(xiàn)跨fpga平臺使用。利用uart2axi4我們可以通過python，輕松訪問axi4_lite_slave寄存器，大大方便fpga工程師進(jìn)行系統(tǒng)調(diào)試和定位bug。
使用AXI4接口IP核進(jìn)行DDR讀寫測試
本章的實(shí)驗(yàn)任務(wù)是在 PL 端自定義一個 AXI4 接口的 IP 核，通過 AXI_HP 接口對 PS 端 DDR3 進(jìn)行讀寫測試，讀寫的內(nèi)存大小是 4K 字節(jié)。
NVMe高速傳輸之?dāng)[脫XDMA設(shè)計(jì)43：如何上板驗(yàn)證？
仿真驗(yàn)證之后， 搭建硬件測試平臺， 測試本IP在實(shí)際應(yīng)用環(huán)境中的功能與性能。本IP基于 Xilinx PCIe Integration Block 搭建， 常用的 PCIE 集成塊版本有
發(fā)表于 10-30 18:10
利用蜂鳥E203搭建SoC【1】——AXI總線的配置與板級驗(yàn)證
融合進(jìn)BD設(shè)計(jì)流程，第一步需要對其總線進(jìn)行配置以便于后續(xù)的SoC搭建。
蜂鳥e203內(nèi)部使用的是icb總線，這種總線協(xié)議與AXI類似，都采用了握手信號進(jìn)行傳輸，相對易于轉(zhuǎn)換；此外，在蜂鳥提供的rtl
發(fā)表于 10-30 07:35
AXI GPIO擴(kuò)展e203 IO口簡介
AXI GPIO簡介
AXI-GPIO是一種Xilinx公司開發(fā)的外設(shè)IP，可以連接到AXI總線上，并提供GPIO（General Purpose Input Output）功能。
發(fā)表于 10-22 08:14
NVMe高速傳輸之?dāng)[脫XDMA設(shè)計(jì)24： UVM 驗(yàn)證包設(shè)計(jì)
UVM 驗(yàn)證包的主要功能是對 DUT 提供激勵， 仿真驗(yàn)證對應(yīng)的功能， 并對測試結(jié)果進(jìn)行自動對比分析與統(tǒng)計(jì)。 驗(yàn)證包包含一個NoPHAE_env 驗(yàn)
NVMe高速傳輸之?dāng)[脫XDMA設(shè)計(jì)24： UVM 驗(yàn)證包設(shè)計(jì)
和計(jì)分板； 序列發(fā)生器根據(jù)測試用例產(chǎn)生事務(wù)。
Axi4_agent 負(fù)責(zé)監(jiān)測 AXI4 總線接口。 由于 AXI4 總線接口用于進(jìn)行數(shù)據(jù)傳輸，在驗(yàn)證
發(fā)表于 08-29 14:33
NVMe高速傳輸之?dāng)[脫XDMA設(shè)計(jì)23：UVM驗(yàn)證平臺
驗(yàn)證的硬核 IP，因此在驗(yàn)證過程中可以只使用其接口進(jìn)行模擬，這將極大減小驗(yàn)證平臺復(fù)雜度和構(gòu)建難度，同時對驗(yàn)證的完備性影響較小.
發(fā)表于 08-26 09:49
NVMe高速傳輸之?dāng)[脫XDMA設(shè)計(jì)23：UVM驗(yàn)證平臺
抽象為 PCIeTLP 事務(wù)，因此為了方便的在事務(wù)層構(gòu)建復(fù)雜的測試用例，項(xiàng)目基于 UVM 搭建驗(yàn)證平臺進(jìn)行功能驗(yàn)證。
NVMe高速傳輸之?dāng)[脫XDMA設(shè)計(jì)25：UVM驗(yàn)證平臺
抽象為 PCIeTLP 事務(wù)，因此為了方便的在事務(wù)層構(gòu)建復(fù)雜的測試用例，項(xiàng)目基于 UVM 搭建驗(yàn)證平臺進(jìn)行功能驗(yàn)證
NVMe高速傳輸之?dāng)[脫XDMA設(shè)計(jì)18：UVM驗(yàn)證平臺
驗(yàn)證的硬核 IP，因此在驗(yàn)證過程中可以只使用其接口進(jìn)行模擬，這將極大減小驗(yàn)證平臺復(fù)雜度和構(gòu)建難度，同時對驗(yàn)證的完備性影響較小.
發(fā)表于 07-31 16:39
RDMA簡介8之AXI分析
AXI4 總線是第四代 AXI 總線，其定義了三種總線接口，分別為：AXI4、AXI4-Lite 和 AXI4-Stream接口。其中
NVMe簡介之AXI總線
NVMe需要用AXI總線進(jìn)行高速傳輸。而AXI總線是ARM公司提出的AMBA（Advanced Microcontroller Bus Architecture）協(xié)議中的重要組成部分，主要面向高性能、高帶寬、低延時的片內(nèi)互連需求
評論