電源和地平面

應(yīng)該盡可能的使用電源和地平面，

Why?

在設(shè)備和電源之間提供一個(gè)低阻抗的

路徑

提供屏蔽

提供散熱

降低分布電感

一個(gè)完整的無破損的平面是最優(yōu)選擇

破碎的地平面會(huì)在走線的上下層之間引入寄生電感

Remember!

低頻時(shí)，電流總是流過最小電阻路徑

高頻時(shí)，電流總是渡過最小電感路徑

去耦電容（或“旁路電容”）

當(dāng)設(shè)備里的門電路開關(guān)時(shí)，設(shè)備里的阻抗會(huì)有一個(gè)瞬時(shí)的變化

結(jié)果就是電流會(huì)有一個(gè)瞬時(shí)的變化

去耦電容會(huì)這些瞬時(shí)的變化提供一個(gè)低阻抗的電流源

降低電源地之間的電壓波動(dòng)

幫助電源地信號(hào)工作在設(shè)備的工作SPEC之內(nèi)

高速設(shè)計(jì)中有5個(gè)頻段需要調(diào)節(jié)

DC至10Khz

通過調(diào)節(jié)模塊來調(diào)節(jié)

10Khz至100Khz

通過去耦電容來調(diào)節(jié)

100Khz to 10Mhz

通過100nf(0.1uf）來調(diào)節(jié)

10 Mhz to 100Mhz

通過10 nf來調(diào)節(jié)

100Mhz至更高

通過1nf和PCB電源和地平面來調(diào)節(jié)

需要多少去耦電容才夠用呢？

取決于系統(tǒng)

需要考慮工作頻率，I/O的開關(guān)數(shù)量，每個(gè)Pin腳的容性負(fù)載，走線的特征阻抗， 結(jié)點(diǎn)的溫度，芯片內(nèi)部的運(yùn)算

對(duì)于處理器，要考慮各種運(yùn)算方式，緩存，內(nèi)存，DMA，等等

經(jīng)驗(yàn)法則：從DC至高頻的每個(gè)頻段內(nèi)，供電引腳的電壓波動(dòng)都就小于5%

DC供電電壓的最大波動(dòng)加上噪聲的最大值應(yīng)該小于供電電壓的5%

需要一個(gè)足夠帶寬的示波器

有很多的方法去評(píng)估總共需要的容值，以及如何分布電容

這是一個(gè)復(fù)雜的問題，特別是在處理現(xiàn)在那些包含有成千上萬門電電路的處理器的時(shí)候.

為了獲得最好的性能， 應(yīng)該盡可能的降低供 電引腳與去耦電容之 間的電感與電阻

PCB布線和過孔會(huì)增加阻抗

當(dāng)使用電源/地平面對(duì)時(shí)，電容如同在PCB頂層 一樣有效

100Mhz以上的有效電容…

隨著時(shí)鐘頻率和邊緣變化率的提高，如何有效的使用旁路電容變得越來越困難

電容的ESL（等效串聯(lián)電感）隨著頻率的增加而增加

電容的ESR（等效串聯(lián)電阻）的增加會(huì)降低電容的效力

電容的寄生參數(shù)（pads,vias）所帶來的電抗會(huì)隨著頻率增加而增加

100nf的電容在100Mhz之上是無用的