DBF波束形成原理以及MTI基礎(chǔ)仿真
數(shù)字波束形成技術(shù)是天線波束形成原理與數(shù)字信號處理技術(shù)相結(jié)合的產(chǎn)物，是針對陣列天線,利用陣列天線的孔徑....
什么是軟核，HELLO FPGA之軟核演練篇解說
軟核演練篇包含了哪些內(nèi)容：該篇以什么是軟核、什么是Qsys、如何構(gòu)建一個Qsys系統(tǒng)為切入點(diǎn)，在該基....
抗雜波基本處理與優(yōu)化改進(jìn)MTD及原理
介紹了雷達(dá)信號處理技術(shù)中MTD的基本原理,對其性能進(jìn)行了分析,并用Simulink構(gòu)建了MTD的仿真....
雷達(dá)探測對象與截面積的介紹
因此，雷達(dá)也被稱為“無線電定位”。雷達(dá)是利用電磁波探測目標(biāo)的電子設(shè)備。雷達(dá)發(fā)射電磁波對目標(biāo)進(jìn)行照射并....
MIMO雷達(dá)研究背景及具體設(shè)計(jì)
MIMO雷達(dá)采用M個通道發(fā)射相互正交的信號，多波形信號在空間保持獨(dú)立，經(jīng)過目標(biāo)的散射，被N個接收陣元....
如何設(shè)計(jì)總體參數(shù)避免干擾
熟練掌握MTLAB雷達(dá)信號處理仿真算法設(shè)計(jì)和最新軟件VIVADO的使用(結(jié)合ISE軟件進(jìn)行過渡)，以....
SAR雷達(dá)研究背景
本課程前期是基礎(chǔ)理論的講解，后期是結(jié)合經(jīng)驗(yàn)和項(xiàng)目實(shí)踐提煉的主要內(nèi)容，圍繞抗干擾和工程實(shí)現(xiàn)進(jìn)行原理闡述....
FPGA程序時序錯誤對工程的影響
本課程前期是基礎(chǔ)理論的講解，后期是結(jié)合經(jīng)驗(yàn)和項(xiàng)目實(shí)踐提煉的主要內(nèi)容，圍繞抗干擾和工程實(shí)現(xiàn)進(jìn)行原理闡述....
基于FPGA的頻率分集信號處理的實(shí)現(xiàn)
本課程前期是基礎(chǔ)理論的講解，后期是結(jié)合經(jīng)驗(yàn)和項(xiàng)目實(shí)踐提煉的主要內(nèi)容，圍繞抗干擾和工程實(shí)現(xiàn)進(jìn)行原理闡述....
雷達(dá)信號處理類型與定義
雷達(dá)是利用電磁波探測目標(biāo)的電子設(shè)備。雷達(dá)發(fā)射電磁波對目標(biāo)進(jìn)行照射并接收其回波，由此獲得目標(biāo)至電磁波發(fā)....
FPGA之狀態(tài)機(jī)的基本概述與設(shè)計(jì)
狀態(tài)機(jī)可以用兩種方法實(shí)現(xiàn)：豎著寫(在狀態(tài)中判斷事件)和橫著寫( 在事件中判斷狀態(tài))。這兩種實(shí)現(xiàn)在本質(zhì)....
FPGA之狀態(tài)機(jī)練習(xí)：設(shè)計(jì)思路（3）
狀態(tài)機(jī)可以用兩種方法實(shí)現(xiàn)：豎著寫(在狀態(tài)中判斷事件)和橫著寫( 在事件中判斷狀態(tài))。這兩種實(shí)現(xiàn)在本質(zhì)....
FPGA之狀態(tài)機(jī)的功能簡述與學(xué)習(xí)建議
狀態(tài)機(jī)由狀態(tài)寄存器和組合邏輯電路構(gòu)成，能夠根據(jù)控制信號按照預(yù)先設(shè)定的狀態(tài)進(jìn)行狀態(tài)轉(zhuǎn)移，是協(xié)調(diào)相關(guān)信號....
FPGA之狀態(tài)機(jī)練習(xí)：設(shè)計(jì)思路（2）
狀態(tài)機(jī)由狀態(tài)寄存器和組合邏輯電路構(gòu)成，能夠根據(jù)控制信號按照預(yù)先設(shè)定的狀態(tài)進(jìn)行狀態(tài)轉(zhuǎn)移，是協(xié)調(diào)相關(guān)信號....
FPGA之狀態(tài)機(jī)的功能簡述
關(guān)于狀態(tài)機(jī)的一個極度確切的描述是它是一個有向圖形，由一組節(jié)點(diǎn)和一組相應(yīng)的轉(zhuǎn)移函數(shù)組成。狀態(tài)機(jī)通過響應(yīng)....
FPGA之狀態(tài)機(jī)練習(xí)：設(shè)計(jì)思路（5）
狀態(tài)機(jī)可歸納為4個要素，即現(xiàn)態(tài)、條件、動作、次態(tài)。這樣的歸納，主要是出于對狀態(tài)機(jī)的內(nèi)在因果關(guān)系的考慮....
FPGA之狀態(tài)機(jī)設(shè)計(jì)原則
狀態(tài)機(jī)由狀態(tài)寄存器和組合邏輯電路構(gòu)成，能夠根據(jù)控制信號按照預(yù)先設(shè)定的狀態(tài)進(jìn)行狀態(tài)轉(zhuǎn)移，是協(xié)調(diào)相關(guān)信號....
鋯石FPGA A4_Nano開發(fā)板視頻：紅外IP核的定制
根據(jù)IP使用的劃分，IP建立者可按下列三種形式設(shè)計(jì)IP：可再用、可重定目標(biāo)以及可配置?？稍儆肐P是著....
鋯石FPGA A4_Nano開發(fā)板視頻：數(shù)碼管IP核及其PIO的應(yīng)用（2）
IP核有三種不同的存在形式：HDL語言形式，網(wǎng)表形式、版圖形式。分別對應(yīng)我們常說的三類IP內(nèi)核：軟核....
鋯石FPGA A4_Nano開發(fā)板視頻：LED的IP核應(yīng)用
利用IP核設(shè)計(jì)電子系統(tǒng)，引用方便，修改基本元件的功能容易。具有復(fù)雜功能和商業(yè)價值的IP核一般具有知識....
鋯石FPGA A4_Nano開發(fā)板視頻：DA外設(shè)IP核定制
IP核有三種不同的存在形式：HDL語言形式，網(wǎng)表形式、版圖形式。分別對應(yīng)我們常說的三類IP內(nèi)核：軟核....
鋯石FPGA A4_Nano開發(fā)板視頻：Avalon總線規(guī)范的講解（2）
Nios系統(tǒng)的所有外設(shè)都是通過Avalon總線與Nios CPU相接的，Avalon總線是一種協(xié)議較....
鋯石FPGA A4_Nano開發(fā)板視頻：DA PIO的應(yīng)用
DA指數(shù)模轉(zhuǎn)換（Digital to Analog），顧名思義，就是把數(shù)字信號轉(zhuǎn)換成模擬信號。與DA....
鋯石FPGA A4_Nano開發(fā)板視頻：蜂鳴器IP核的定制
蜂鳴器是一種一體化結(jié)構(gòu)的電子訊響器，采用直流電壓供電，廣泛應(yīng)用于計(jì)算機(jī)、打印機(jī)、復(fù)印機(jī)、報警器、電子....
鋯石FPGA A4_Nano開發(fā)板視頻：VGA PIO的應(yīng)用
PIO，為parts in one 的簡稱，即可自由組裝成一體電腦的新型準(zhǔn)電腦，它把顯示器、機(jī)箱、電....
鋯石FPGA A4_Nano開發(fā)板視頻：數(shù)碼管IP核及其PIO的應(yīng)用
數(shù)碼管的最常見形式有10個陰極，形狀為數(shù)字0到9，某些數(shù)碼管還有一個或兩個小數(shù)點(diǎn)。然而也有其他類型的....
