Vitex-4平臺(tái)FPGA

Vitex-4平臺(tái)FPGA系列(Vitex-4 LX、SX、FX)提供不同的內(nèi)核功能組合(見(jiàn)圖1)。邏輯、存儲(chǔ)器、并行和串行I/O、嵌入式處理器、高性能DSP、增強(qiáng)時(shí)鐘管理、硬IP、混合信號(hào)以及其他功能模塊的優(yōu)化組合使Vitex-4系列可以完美地滿足特定的應(yīng)用和要求。目前Vitex-4系列三個(gè)平臺(tái)是：針對(duì)邏輯應(yīng)用的Vitex-4LX、針對(duì)超高性能信號(hào)處理的Vitex-4SX和針對(duì)嵌入式處理和高速串行連接的Vitex-4FX。

treme DPS邏輯片可以級(jí)聯(lián)使用，并且可全速工作。

ASMBL

利用ASMBL架構(gòu)所具有的獨(dú)特優(yōu)點(diǎn)，使Vitex-4平臺(tái)具有FPGA中最高水平的通用性、密度和豐富的功能。

ASMBL通過(guò)使用獨(dú)特的列結(jié)構(gòu)(見(jiàn)圖2)實(shí)現(xiàn)了支持多專(zhuān)門(mén)領(lǐng)域應(yīng)用平臺(tái)的概念。ASMBL的每列代表一個(gè)具有專(zhuān)門(mén)功能的硅子系統(tǒng)(如邏輯資源、存儲(chǔ)器、I/O、DSP、硬IP、混合信號(hào)等)。通過(guò)組合不同的功能列，組裝成面向特定應(yīng)用類(lèi)別的專(zhuān)門(mén)領(lǐng)域FPGA(包括邏輯密集型、存儲(chǔ)密集型或處理密集型領(lǐng)域)。

ASMBL架構(gòu)以兩個(gè)級(jí)別對(duì)設(shè)計(jì)進(jìn)行了提升，解決了基于應(yīng)用領(lǐng)域的設(shè)計(jì)問(wèn)題和傳統(tǒng)ASIC和FPGA設(shè)計(jì)中存在的一些技術(shù)約束問(wèn)題。ASMBL成功地緩解了與I/O和陣列相關(guān)性、電源和地分布以及硬IP縮放相關(guān)的約束問(wèn)題：

為了便于列架構(gòu)的I/O塊能夠放置在芯片周邊以內(nèi)，基于ASMBL的芯片采用了倒裝芯片封裝，這樣就允許在芯片的任何位置放置焊盤(pán)，而不僅僅局限在芯片周邊。

P縮放問(wèn)題從兩維(直線內(nèi)核)降到一維(按列安排IP，縮放就可以通過(guò)增加IP列來(lái)完成)。從而，設(shè)計(jì)人員不必再為將硅IP核裝入芯片而去尋求更大更貴的芯片。

FPGA器件通過(guò)采用ASMBL及其列架構(gòu)，利于開(kāi)發(fā)針對(duì)專(zhuān)門(mén)領(lǐng)域的平臺(tái)FPGA器件進(jìn)行開(kāi)發(fā)，而價(jià)位點(diǎn)低。通過(guò)使FPGA面向一個(gè)領(lǐng)域而不是一項(xiàng)專(zhuān)門(mén)應(yīng)用，設(shè)計(jì)人員可以從選用已經(jīng)具備為一定范圍應(yīng)用量身定制特性的器件來(lái)開(kāi)始設(shè)計(jì)，使其成為專(zhuān)門(mén)器件。這種組合給芯片帶來(lái)多種不同級(jí)別的設(shè)計(jì)靈活性。

基于ASMBL的FPGA針對(duì)覆蓋一類(lèi)相似應(yīng)用的領(lǐng)域進(jìn)行優(yōu)化，這樣設(shè)計(jì)人員就可以將一片FPGA用于多個(gè)應(yīng)用。相對(duì)而言，改變應(yīng)用較為簡(jiǎn)單，只要對(duì)器件重新編程就可做到，從而得以充分發(fā)揮FPGA所固有的應(yīng)用適應(yīng)性。因此，ASMBL架構(gòu)無(wú)論在客戶進(jìn)行平臺(tái)FPGA開(kāi)發(fā)、經(jīng)濟(jì)有效地進(jìn)行針對(duì)不同應(yīng)用的多平臺(tái)開(kāi)發(fā)，以及對(duì)新的市場(chǎng)需求快速做出響應(yīng)方面，都具有時(shí)間短、風(fēng)險(xiǎn)低的優(yōu)點(diǎn)。ASMBL架構(gòu)使平臺(tái)FPGA得到革命性改觀。