二、高手修煉專題課

【問題2.1】計數器練習的9.4節(jié)中，第二個計數器的代碼為什么是計30個呀?我認為應該是3*(8+1)+2=29個。

答：數據位一共是27位，開始位1位，結束位1位，還要注意看上圖中，第三字節(jié)x后還有1位的0，之后才是結束位，所以一共是30位。

三、實用調試技巧專題課

四、FIFO架構設計專題課

【問題4.1】關于FIFO的深度計算問題，可以看此貼：

此答案來自于明德揚的書籍《手把手教你學FPGA》，電子版可以在此貼下載

【問題4.2】圖中X代表什么意思

答：這個X是表示并串轉換的次數。FIFO輸出的Q是32位，正常情況下，是有4個字節(jié)的有效數據，因此x=4。但有一個情況，在包文的最后一個數據時，有可能是只有1字節(jié)、或者2字節(jié)、或3字節(jié)，或4字節(jié)有效，這個有效多少是取決于mdy的值(經過FIFO后，即是Q的33和32位)?？梢源霐祿梢钥吹絰的值。例如：當q[33:32]=1時，表示有1字節(jié)無效，即3個字節(jié)有效，所以此時x等于3。

五、綜合項目實踐課——溫度檢測工程

六、綜合項目實踐課——邊緣檢測工程

【問題6.1】點撥開發(fā)板，下載工程檢測工程后，沒有反應。

答：注意：下載后，需要按下矩陣鍵盤的按鍵0(即左上角第一個按鍵)，才能顯示!!!

【問題6.2】點撥開發(fā)板可以顯示攝像頭拍攝過來的圖片嗎?

答：由于點撥開發(fā)板的資源不足，所以無法顯示攝像頭的圖片，如要顯示，建議購買MP801開發(fā)板。

【問題6.3】PCLK的時鐘頻率問題

答：FPGA提供XCLK給攝像頭，攝像頭利用XCLK產生PCLK。所以PCLK來源于XCLK，所以XCLK是多少，PCLK就是多少。

也就是說PCLK和XCLK頻率大小一樣，只是說可能不同相

【問題6.4】是否不使用PLL，而是用PCLK來作為采集模塊的時鐘?

答：PCLK經過插件連到FPGA，這其中可能會不穩(wěn)定。為解決此問題，將PCLK連到PLL，產生一個同頻同相的時鐘，

使用這個時鐘作為采集模塊的工作時鐘。這樣，即使PCLK缺少或者不穩(wěn)定，但產生的時鐘也會保持穩(wěn)定。

【問題6.5】攝像頭寄存器配置模塊中，配置的是04對應RGB，但是數據手冊中RGB應該是01，這是為什么?

答： 這里的Bayer RAW本質上是RAW RGB格式，也是RGB格式。

RAW RGB：在攝像頭里沒有經過任何處理的數據。

RGB：在攝像頭里經過了ISP等算法處理的數據。

如果想要最原始的數據，就使用RAW格式;如果要攝像頭先美化一下，就使用RGB格式。想要哪種格式，取決于您的需求。

【問題6.6】邊緣檢測寄存器是怎么樣配置的呢?

答：邊緣檢測中，ov7670_cfg模塊和sccb模塊，就是用來配置的，可以參考

【問題6.7】邊緣檢查課程案例OV接口是用MIMP還是DVP的?

答：OV7670是標準的SCCB接口，兼容IIC接口

【問題6.8】請問在邊緣檢測模塊中的vga_config模塊，如果想顯示完整的一幀圖像(假設為彩條顯示)而ram資源不夠，我用的多維數組來做存儲器存儲16bit 640*480個像素點，

(目的：在local_wr_req時將寫數據按地址存進去，在local_rd_req時將數據按地址讀出來)，請問以下代碼方案是否可行，若不行，請問該如何實現此目的?(代碼如下圖示)

答：

1. 使用二維數組代替RAM方法：二維數據使用的是寄存器資料，通常RAM資源是遠遠大于寄存器資源的，所以RAM不足時，寄存器一般也不足。

2. 如果只是仿真用途，這個是可以的，可以不考慮資源。既然是仿真，那自然也可以增大RAM了。

3. 注意上面代碼中有錯誤，讀寫地址是獨立，不是共同一個的。讀哪些地址數據，無關寫地址。上面代碼中不正確，具體請仿真。

【問題6.9】這個關系怎么得到的呢?根據這個圖的話 上面的關系不應該反過來嗎?在下一拍的時候應該吧taps0_ff0賦值給taps0x呀?

?

答：沒有 ff0就是表示 延時一拍的意思，taps0_ff是taps0前一時刻的值，需要得到這種結果，就是通過時序邏輯打一拍，資料提供的有直播課講解，建議結合仿真波形去看，測試文件有提供

【問題6.10】請問這一段寫在代碼的哪里?我找不到，看不出

答：在SCCB代碼里

審核編輯：湯梓紅