完善資料讓更多小伙伴認(rèn)識(shí)你，還能領(lǐng)取20積分哦，立即完善>
數(shù)據(jù)： Octal D-Type Transparent Latches And Edge-Triggered Flip-Flops 數(shù)據(jù)表
這些8位寄存器具有3態(tài)輸出，專為驅(qū)動(dòng)高電容或相對(duì)低阻抗負(fù)載而設(shè)計(jì)。高阻抗三態(tài)和增加的高邏輯電平驅(qū)動(dòng)器使這些寄存器能夠在總線組織系統(tǒng)中直接連接并驅(qū)動(dòng)總線，而無需接口或上拉組件。這些器件對(duì)于實(shí)現(xiàn)緩沖寄存器，I /O端口，雙向總線驅(qū)動(dòng)器和工作寄存器特別有吸引力。
?? LS373和?? S373的8個(gè)鎖存器是透明的D型鎖存器，意思是當(dāng)使能（C或CLK）輸入為高電平時(shí)，Q輸出跟隨數(shù)據(jù)（D）輸入。當(dāng)C或CLK變?yōu)榈碗娖綍r(shí)，輸出被鎖存在設(shè)置的數(shù)據(jù)電平上。
?? LS374和?? S374的8個(gè)觸發(fā)器是邊沿觸發(fā)的D-人字拖鞋。在時(shí)鐘的正跳變時(shí)，Q輸出被設(shè)置為在D輸入端設(shè)置的邏輯狀態(tài)。
施密特觸發(fā)緩沖輸入在?? S373的使能/時(shí)鐘線和?? S374器件簡(jiǎn)化了系統(tǒng)設(shè)計(jì)，由于輸入滯后，交流和直流噪聲抑制通常提高了400 mV。緩沖輸出控制（OC）輸入可用于將8個(gè)輸出置于正常邏輯狀態(tài)（高或低邏輯電平）或高阻態(tài)。在高阻抗?fàn)顟B(tài)下，輸出既不會(huì)加載也不會(huì)顯著驅(qū)動(dòng)總線。
OC \不會(huì)影響鎖存器或觸發(fā)器的內(nèi)部操作。也就是說，即使輸出關(guān)閉，也可以保留舊數(shù)據(jù)或輸入新數(shù)據(jù)。
| ? |
|---|
| Technology Family |
| VCC (Min) (V) |
| VCC (Max) (V) |
| Bits (#) |
| F @ Nom Voltage (Max) (Mhz) |
| ICC @ Nom Voltage (Max) (mA) |
| tpd @ Nom Voltage (Max) (ns) |
| Input Type |
| 3-State Output |
| IOL (Max) (mA) |
| Output Type |
| Rating |
| Operating Temperature Range (C) |
| Package Group |
| Package Size: mm2:W x L (PKG) |
| ? |
| SN54LS373-SP |
|---|
| LS ? ? |
| 4.75 ? ? |
| 5.25 ? ? |
| 8 ? ? |
| 35 ? ? |
| 40 ? ? |
| 18 ? ? |
| TTL ? ? |
| Yes ? ? |
| 24 ? ? |
| TTL ? ? |
| Space ? ? |
| -55 to 125 ? ? |
| CDIP CFP ? ? |
| See datasheet (CDIP) See datasheet (CFP) ? ? |
| 無樣片 |
關(guān)注我們的微信
下載發(fā)燒友APP
機(jī)器人發(fā)燒友
