TL16C2550是雙通用異步接收器和發(fā)送器（UART）。它集成了兩個(gè)TL16C550D UART的功能，每個(gè)UART都有自己的寄存器組和FIFO。兩個(gè)UART僅共享數(shù)據(jù)總線接口和時(shí)鐘源，否則它們獨(dú)立運(yùn)行。 uart函數(shù)的另一個(gè)名稱是異步通信元素（ACE），這些術(shù)語可以互換使用。本文檔的大部分內(nèi)容描述了每個(gè)ACE的行為，并了解TL16C2550中包含兩個(gè)這樣的設(shè)備。

每個(gè)ACE都是TL16C550C的速度和電壓范圍升級(jí)，而TL16C550則是TL16C450的功能升級(jí)。在上電或復(fù)位（單字符或TL16C450模式）時(shí)，功能相當(dāng)于TL16C450，每個(gè)ACE都可以置于備用FIFO模式。這通過緩沖接收和傳輸?shù)淖址麃頊p輕CPU過多的軟件開銷。每個(gè)接收器和發(fā)送器在其各自的FIFO中存儲(chǔ)多達(dá)16個(gè)字節(jié)，接收FIFO包括每個(gè)字節(jié)三個(gè)附加位用于錯(cuò)誤狀態(tài)。在FIFO模式下，可選擇的自動(dòng)流控制功能可以通過使用 RTS 輸出和 CTS 輸入，從而消除了接收FIFO中的溢出。

每個(gè)ACE對(duì)從外圍設(shè)備或調(diào)制解調(diào)器接收的數(shù)據(jù)執(zhí)行串行到并行轉(zhuǎn)換并行數(shù)據(jù)存儲(chǔ)在其接收緩沖區(qū)或FIFO中，每個(gè)ACE在將并行數(shù)據(jù)存儲(chǔ)到其發(fā)送緩沖區(qū)或FIFO中后，對(duì)從其CPU發(fā)送的數(shù)據(jù)執(zhí)行并行到串行轉(zhuǎn)換。 CPU可以隨時(shí)讀取ACE的狀態(tài)。每個(gè)ACE都包含完整的調(diào)制解調(diào)器控制功能和可根據(jù)應(yīng)用定制的處理器中斷系統(tǒng)。

每個(gè)ACE都包含一個(gè)可編程波特率發(fā)生器，能夠?qū)⒖紩r(shí)鐘與1到65535的除數(shù)分開，從而產(chǎn)生一個(gè)16×內(nèi)部參考時(shí)鐘，用于發(fā)送器和接收器邏輯。每個(gè)ACE最高可容納1.5 Mbaud串行數(shù)據(jù)速率（24 MHz輸入時(shí)鐘）。作為參考點(diǎn)，該速度將產(chǎn)生667 ns的位時(shí)間和6.7μs的字符時(shí)間（對(duì)于8，N，1個(gè)串行數(shù)據(jù)），內(nèi)部時(shí)鐘以24 MHz運(yùn)行。

每個(gè)ACE具有 TXRDY 和 RXRDY 輸出，可用于連接DMA控制器。